November 13, 2014

推动嵌入式处理器技术人才培养，为西北地区蓬勃发展的微电子科技及应用产业注入新动力

中国西安，2014年10月31日——为加速芯片和电子系统创新而提供软件、知识产权（IP）及服务的全球领先供应商新思科技公司（Synopsys, Inc.，纳斯达克股票市场代码：SNPS）与西安电子科技大学（简称“西电”）日前宣布：Synopsys和西电已达成合作协议，双方携手在西电微电子学院建立“西安电子科技大学—Synopsys ARC处理器联合培训中心”。该培训中心是Synopsys在中国西北地区开设的第一间嵌入式处理器技术培训中心，双方将携手打造一流的ARC处理器技术培训环境，并通过一系列教育和培训项目帮助西电学生学习基于最新嵌入式处理器的系统级芯片（SoC）的设计方法。该培训中心的建立，正值国际领先半导体厂商以西安为中国西北部中心进一步扩大投资之际，将为西北地区的半导体产业培育更专业的高科技人才，推动中国集成电路产业的整体发展。

作为全球最大的电子设计自动化工具、服务与IP产品供应商，Synopsys从1995年正式进入中国市场以来，秉承“推动产业、成就客户、发展自己”的理念，致力于全方位推动中国集成电路产业的发展。近年来，Synopsys先后与东南大学、华中科技大学等多所研究机构与高校合作成功建立联合培训中心，并长期支持举办面向不同芯片设计领域的培训与竞赛活动。随着2013年Synopsys亚太区第一个全球性知识产权（IP）研发中心在武汉的设立，为本地院校在先进芯片设计和应用等领域开展更深层次的合作创造了环境，推动中国半导体设计业高等级人才的培养和教育。

与此同时，随着三星电子、美光等在西安建立存储器芯片生产厂，以及国内外许多知名半导体公司在西安、武汉和成都等内地城市建立大型全球性的研发中心，使西部地区对高等级IC设计人才的需求全面高涨。产业发展的新趋势加上西电与Synopsys双方在人才培养和产业推动等方面的共同愿景，使Synopsys与西安电子科技大学顺利地达成了共建ARC处理器联合培训中心的合作协议。

“西安电子科技大学不仅注重培养学生具备扎实的理论基础，同时也在教学活动中积极培养学生的创新能力和工程实践技能，并且不断拓宽渠道让同学们学习了解行业中最先进的技术与产品。”西安电子科技大学微电子学院张玉明院长表示。“这次我校与业界龙头Synopsys公司合作在我们微电子学院建立ARC处理器联合培训中心是我们这种教育培养之道的又一个体现，Synopsys先进的ARC处理器技术、以及联合培训中心引入的相关教学培训资源和ARC处理器实验环境，将为同学们掌握国际一流嵌入式处理器技术和先进芯片设计技能搭建起一个全新的平台，也将为Synopsys的客户提供一个良好的培训和学习环境，拓宽未来高技能芯片设计人才的培养渠道。”

Synopsys DesignWare® ARC® 处理器已有近20年的历史，长期以来已被业界广泛应用于各种SoC设计，目前基于ARC处理器的芯片年发货量超过13亿片，国内外各种基于ARC处理器的先进芯片和创新应用不断涌现，对熟悉ARC架构、相关SoC设计与应用的工程人才的需求不断高涨。Synopsys将与西电微电子学院共同致力于联合培训中心的建设；为西电的教学与实验指导老师提供相关的培训，以利于老师将教学与实践经验相结合，为学生提供符合产业技术最新趋势的学习指导。

“与西安电子科技大学共同建设ARC处理器联合培训中心是Synopsys秉承服务中国集成电路产业理念的又一个里程碑，西电微电子学院在50多年来形成的完善教学理念给我们留下了深刻的印象，双方的结合将使西电的同学们和业界用户更深入、更全面地了解和掌握ARC处理器的各种优异性能。”Synopsys公司全球副总裁Rich Goldman先生说：“展望未来，随着物联网等各种嵌入式应用的广泛普及，以及中国集成电路产业在更大范围上的发展，西安电子科技大学-Synopsys联合ARC处理器培训中心，将和Synopsys在中国支持建立的其他联合培训中心一起，为中国IC产业的发展与繁荣提供长期的人才支持。”

October 30, 2014

新提供的28纳米工艺Runset支持双方共同客户核签物理验证

美国加利福尼亚州山景城，2014年10月30日——

亮点

• 中芯国际（SMIC）可提供全面认证的28纳米核签物理验证runset，用于设计规则检查（DRC）、电路布局验证（LVS）和金属层填充

• 认证过的runset使SMIC和Synopsys的共同客户能够充分利用IC Validator的In-Design物理验证和StarRC晶体管级寄生提取等功能

• 正在进行的合作将目标设定于扩大对中芯国际各种工艺技术的覆盖，为双方的共同客户提供更多选择

为加速芯片和电子系统创新而提供软件、知识产权（IP）及服务的全球性领先供应商新思科技公司（Synopsys, Inc.，纳斯达克股票市场代码：SNPS）日前宣布：其IC Validator产品已经获得了中芯国际集成电路制造有限公司（SMIC）的认证，用于他们28纳米PolySiON（PS）制造工艺核签物理验证。这项可用性给双方共同的客户提供了更广泛的物理验证领先核签工具选择。经过完全认证合格的设计规则检查（DRC）和电路布局验证（LVS）runset可以从SMIC网站www.smics.com上下载获得。

“正式发布我们对IC Validator的认证是一项重大进展，为一大批我们共同的客户在核签验证方面提供了支持。我们正在扩大我们的28纳米产线试生产直到2014年年底，”SMIC技术开发资深总监Waisum Wong博士说道。“我们期望28纳米产品的生命周期可持续性将超过以往的技术节点，同时，我们很高兴能把IC Validator添加到我们核签基础架构之中。”

作为Synopsys Galaxy™设计平台的一部分，IC Validator是一种用于所有物理验证任务的综合解决方案，这些任务包括DRC、LVS、可制造性提升、电气规则检查（ERC）和金属填充物注入。其现代化的架构和卓越的多核可扩展性使得IC Validator成为越来越多的、从事于小型模拟设计或者大型数字系统级芯片（SoC）设计的客户的核签工具选择。经过晶圆代工厂认证的runset支持带有IC Compiler™布局布线和StarRC™晶体管级寄生提取等功能的Synopsys In-Design物理验证。IC Validator支持在更高级抽象层中进行编码，从而使SMIC的设计规则开发和部署变得流畅，并为双方的共同客户提供了在前沿工艺节点上实现设计所需要的高精度和优异的可扩展性。

“由于制造复杂性给设计人员在更紧凑的开发周期中完成交付带来了更大的压力，因此我们继续与诸如SMIC这样的晶圆代工厂开展紧密合作是重要的，”Synopsys执行副总裁兼设计集团总经理Antun Domic表示。“SMIC的认证表明从事最苛刻设计的设计人员正在如何推动市场迈向更好的核签验证解决方案，这些方案也被紧密地集成在他们的设计流程之中。”

August 12, 2014

竞赛扩展香港赛区，近百位高校及院所的青年IC设计人才参与竞赛

中国北京，2014年8月——为加速芯片和电子系统创新而提供软件、知识产权（IP）及服务的全球性领先供应商新思科技公司（Synopsys, Inc.，纳斯达克股票市场代码：SNPS）日前宣布：受青年学生和研究人员关注的“第九届Synopsys国际微电子奥林匹亚竞赛”（Annual International Microelectronics Olympiad of Armenia， AMO）中国区竞赛在北京和香港两个竞赛地点成功举办，来自全国三十多所高校和科研机构的青年学生参加了此次竞赛。香港首次成为Synopsys国际微电子奥林匹亚竞赛的分赛区，再次体现了Synopsys推动和激励中国微电子和IC设计人才发展的承诺。

为了推动全球微电子技术的发展，发现、激励和吸引青年微电子工程人才，9年前Synopsys公司在全球发起了国际微电子奥林匹亚竞赛，此项国际性微电子科技活动已经成功举办了八届，在全球微电子行业中产生了重大影响，吸引了各国学术机构的支持和参与。中国科学院EDA中心与香港科技大学分别承办了此项竞赛的中国北京赛区和香港赛区，Synopsys通过与这两家合作方携手，吸引了越来越多的教育科研机构和青年学生参与。

Synopsys和赛区本地竞赛承办机构为青年选手们提出了数字集成电路设计和测试、模拟和数模混合集成电路设计和测试、半导体器件与技术以及电子设计自动化的数学和算法问题等各种颇具吸引力和挑战的竞赛项目。在中科院EDA中心和香港科技大学的大力推动和支持下，本年度竞赛的报名人数和参赛选手数量再创新高。

中国科学院EDA中心连续四届承办该项竞赛的中国区比赛，来自中科院微电子所、中科院计算所、中科院半导体所、中科院上海研究所、中国科学院大学、清华大学、北京航空航天大学、北京理工大学、贵州大学、东南大学、南京邮电大学、南京航空航天大学、南昌航空大学、中北大学、哈尔滨工业大学、天津大学、西安电子科技大学、电子科技大学等18所高校和科研机构的近70名选手参加了比赛。14位选手获得北京赛区奖项，来自清华大学电路与系统专业在读博士生孙忆南同学最终赢得了北京赛区的冠军。

今年新开设的香港竞赛地点由香港科技大学承办，并于6月20日在香港科技大学成功举办。共有14位选手参加了香港赛区各奖项的角逐，来自香港科技大学电子和计算机工程系的在读博士GAO Yuan获得香港赛区冠军。GAO Yuan与孙忆南将于今年10月代表中国选手前往亚美尼亚首都埃里温参加年度总决赛。

“香港科大对能够协助Synopsys举办如此重大的微电子竞赛感到非常荣幸，Synopsys主办的亚美尼亚国际微电子奥林匹亚竞赛奖不断挖掘并激发年轻、有才华的工程师，增加年轻工程师专家对微电子的兴趣。”香港科技大学技术转移副教务长兼电子和计算机工程系教授Patrick Yue表示：“通过参赛者在比赛中的成绩，可以更好地应对现今IC设计所面临的挑战与需求。为参赛者增加了认识和交流的机会。”

“本着培养国际性微电子科技人才的目的，中科院EDA中心与Synopsys合作连续第四届举办Synopsys国际微电子奥林匹亚竞赛中国赛区竞赛活动。通过不断扩大对国内参与大学和科研机构的邀请和吸引范围，越来越多的青年学生和科研人员关注和参与此项活动，它已经成为青年微电子科技人才展示才华和交流技艺的重要平台和桥梁。”北京赛区竞赛组委会委员、中科院EDA中心副主任周崟灏博士表示。“中科院EDA中心不仅是微电子领域内著名的研究机构和产业服务平台，也是本领域内领先的微电子科技人才培养机构。在传统的高端人才培养方式与渠道之外，中科院EDA中心也在不断拓宽微电子科技人才培养渠道，与Synopsys合作举办的Synopsys国际微电子奥林匹亚竞赛中国赛区竞赛活动已经成为中科院EDA中心的创新人才培养与交流活动之一。组委会期待更多中国的年轻人走近科学，敢于尝试和创新，这场学术竞技盛会欢迎每一位微电子领域有志青年的参与。”

在此次竞赛期间，Synopsys全球战略与市场副总裁、竞赛全球组委会主席Rich Goldman先生参与了本届北京和香港的活动，同时，Goldman先生为参赛的年轻选手们带来的题为《The Internet of Things (IoT): The Dawning of a New Era》的前沿报告，报告从全球战略市场、主流技术以及教育三个方面生动阐述了半导体行业如何推动全球创新步伐，以及集成电路设计师所面临的全新机遇和挑战，丰富了本届竞赛活动的内容，成为选手们学习交流的一次好机会。

“很高兴看到这么多年轻的同学们来参加本年度的Synopsys国际微电子奥林匹亚竞赛中国赛区竞赛，中国选手在此项竞赛中一直保持着良好的成绩。同时也感谢我们的合作方中科院EDA中心不断创新的组织工作，我们双方共同推动着中国赛区取得越来越大的成功，”Goldman先生表示：“工程师是非常具有挑战性但非常有意义的职业，因为他们将改变这个世界。祝愿广大参赛选手都通过此项赛事学习到更多知识，并希望今年的中国区冠军与其它来自30多个国家的冠军在未来的竞赛取得好成绩。”

作为竞赛的主办方，Synopsys正在将该项竞赛打造成为在全球微电子科技领域内培养和发现人才的重要活动之一。2013年10月，来自22个国家（美国、阿根廷、亚美尼亚、白俄罗斯、巴西、智利、埃及、格鲁吉亚、德国、印度、以色列、约旦、马来西亚、菲律宾、沙特阿拉伯、塞尔维亚、土耳其、阿联酋、乌克兰、越南、俄罗斯和中国)共439位参赛者参与了第八届竞赛。

July 14, 2014

全新Trim NVM IP通过快速擦写将NVM测试时间缩短3倍，同时仍然保证AEC-Q100品质

美国加利福尼亚州山景城，2014年7月8日——

亮点

• Synopsys用于高压工艺的DesignWare® AEON® Trim非挥发性存储器(NVM)IP的面积比现有NVM IP缩小了75%，从而降低了高可靠性汽车IC的成本和尺寸

• 满足严苛的Grade 0汽车温度范围（-40C到150C）和AEC-Q100品质要求

• 与其它IP产品相比，其快速擦写模式和专有的测试模式将NVM测试时间缩短了3倍

• 15年以上数据保持时间，保证汽车和工业安全系统的数据稳定

为加速芯片和电子系统创新而提供软件、知识产权（IP）及服务的全球性领先供应商新思科技公司（Synopsys, Inc.，纳斯达克股票市场代码：SNPS）日前宣布：其用于高压工艺的DesignWare AEON Trim NVM IP开始供货。与其它的NVM IP解决方案相比，该款全新的IP将面积缩小达75%，同时有助于降低汽车IC的成本和尺寸。该IP可用于标准的180纳米5V CMOS和BCD工艺，而不需要额外的光罩或工艺步骤。DesignWare NVM IP支持Grade 0汽车应用所需要的宽温度范围，并且超过了AEC-Q100品质标准要求。此外，与其它的NVM解决方案相比，其更快的擦写时间将NVM测试时间缩短了3倍，使设计师能够有效缩短生产测试时间，同时将汽车和工业芯片的测试成本降至最低。

“ZMDI强劲可靠的、符合AEC-Q100的IC提供了先进的传感器信号调节功能和可配置性，并且集成了DesignWare AEON Trim NVM IP，有助于确保高数据保持能力和高可靠性，同时最大限度地减少面积和测试时间，”ZMDI全球和战略质量执行副总裁Michael J. Ohletz博士表示：“设计师需要为标准严苛和环境恶劣的汽车引擎盖内环境挑选元器件，他们需要寻找经过验证的、能够可靠地承担15年或以上关键安全功能的IP解决方案。ZMDI之所以选择了Synopsys的NVM IP，是因为该IP可以满足我们极其严格的规格，以及我们都要生产可靠的、高质量的产品这一共同承诺。”

随着汽车IC市场的增长，设计师需要满足面向汽车引擎盖内极端环境的既定质量和可靠性标准，即使很小的IC也要考虑成本和尺寸因素。高压工艺的DesignWare AEON Trim NVM IP凭借Grade 0级温度范围和15年以上的数据保持能力，使设计师能够实现更严苛和对安全要求很高环境的应用。

用于高压工艺的DesignWare AEON Trim NVM IP包括特殊的测试模式，该模式提高了擦写速度，并且将测试成本和测试时间降低达3倍。例如，该IP包括批量操作，使设计者能够通过单次操作对整个阵列进行快速擦写。此外，设计者可以选择能够模拟温度效应的测试条件和测试标准，从而省去了对整个温度范围的测试。

“开发汽车IC的设计师们越来越希望NVM IP供应商能够支持Grade 0级汽车温度范围和AEC-Q100标准，同时降低IP面积和测试时间，”Synopsys IP和原型设计营销副总裁John Koeter表示：“Synopsys DesignWare AEON Trim NVM IP能够满足或超过他们在各个方面的期望值。带有DesignWare NVM IP的IC每年的发货量超过了5亿片，Synopsys在提供高质量IP的成功记录，使设计师能够满足行业对更小尺寸、更低成本和高性能IC的要求。”

供货

用于高压工艺的DesignWare AEON Trim NVM IP现在已经开始供货，可适用于领先的180纳米5V CMOS和BCD工艺。

关于DesignWare IP

新思科技（Synopsys）是一家为各种SoC设计提供高质量并经硅验证IP解决方案的领先供应商，其丰富的DesignWare IP产品组合包括完整的接口IP解决方案（包括控制器、PHY和下一代验证IP），模拟IP，各种嵌入式存储器，逻辑库，处理器解决方案和子系统。为了加速原型设计、软件开发及SoC集成IP，Synopsys的IP Accelerated 计划提供IP原型设计套件、IP软件开发套件以及定制化IP子系统，加速了将IP集成到SoC的时间。Synopsys在IP质量、全面技术支持以及强大IP开发方法方面的大量投资，使设计者能够降低集成风险，同时缩短上市时间。如需更多有关DesignWare IP的信息，请访问：http://www.synopsys.com/designware。

June 25, 2014

全新DesignWare IP开发套件和定制化子系统加速了原型设计、软件开发及在SoC中集成IP

美国加利福尼亚州山景城，2014年6月——

亮点

• 该项名为“IP Accelerated”的IP加速计划以全新的IP原型设计套件、软件开发套件和定制化IP子系统扩展了Synopsys领先的IP产品组合

• DesignWare IP Prototyping Kits原型设计套件包含一款经过验证的参考设计，可面预装在一个HAPS-DX原型验证系统中的IP，以及一个带有参考驱动的、运行Linux操作系统的软件开发平台

• DesignWare IP Virtual Development Kits虚拟原型开发套件是包含了一个处理器子系统参考设计、一个可配置DesignWare IP模型以及Linux软件栈和参考驱动的软件开发套件（SDK）

• 对于硬件工程师，IP Prototyping Kits原型设计套件提供了一种经过验证的IP配置，它能够针对目标应用轻松修改，以探究各种设计权衡

• 对于软件开发人员，IP Virtual Development Kits虚拟原型开发套件和IP Prototyping Kits原型设计套件都能够作为经过验证的目标，用于早期软件开发、启动、调试和测试

• 为了降低风险并加快上市时间，Synopsys的专家可以协助设计师针对其特定的应用需求来创建和定制IP子系统，并将子系统集成到他们的SoC中

为加速芯片和电子系统创新而提供软件、知识产权（IP）及服务的全球性领先供应商新思科技公司（Synopsys, Inc.，纳斯达克股票市场代码：SNPS）日前宣布：推出其名为“IP Accelerated”的IP加速计划，以帮助设计师显著地减少在其系统级芯片（SoC）中集成IP所需的时间和工作量。该计划扩展了Synopsys已有的、多样化的、已流片验证过的DesignWare® IP产品组合，增加了全新的IP Prototyping Kits原型设计套件、IP Virtual Development Kits虚拟原型开发套件和定制化IP子系统，加速了原型设计、软件开发以及将IP集成到SoC中。通过IP Accelerated加速计划，Synopsys超越了传统IP供应商的范畴，重新定义了客户可从其IP供应商处所期待得到的产品与服务，以帮助设计师通过更省力、更低风险以及更短上市时间的方式成功地实现IP集成。

如需观看多媒体新闻稿内容，请访问：
http://www.synopsys.com/Company/PressRoom/Pages/ip-accelerated-initiative-news-release.aspx

随着SoC硬件和软件越来越复杂，开发人员对IP供应商的需求也越来越多，以帮助他们满足其项目计划。仅凭传统的IP单元块已经不足以应对日益增长的SoC设计和集成挑战。设计师需要一种可以简化IP配置和整个SoC集成的、同时加速其软件开发工作的解决方案。Synopsys IP Accelerated计划提供的解决方案可以帮助设计师应对在IP实现、软件开发和IP集成过程中的挑战。

“由于设计复杂度不断提高、设计成本逐渐上升以及上市时间日趋缩短，预计从2012年到2018年间，第三方IP的使用量将增加一倍以上，”Semico Research公司ASIC和SoC的高级市场分析师Richard Wawrzyniak表示：“像Synopsys一样，越来越多的公司开始转向第三方IP供应商，以便为客户提供诸如IP Accelerated加速计划这样的全面解决方案，以缩减开发成本、降低集成风险同时满足其市场计划。”

DesignWare IP Prototyping Kits原型设计套件

DesignWare IP Prototyping Kits原型设计套件的核心是一款经过验证的参考设计，它使设计师在几分钟内就能够在SoC环境中开始实现IP。IP Prototyping Kits原型系统设计套件提供了所需的关键性硬件和软件单元，以减少IP原型设计和集成工作量，其中包括带有预配置IP和SoC集成逻辑的Synopsys HAPS-DX基于FPGA的原型设计系统、一块PHY子板、仿真测试平台，以及一个可运行在Linux上的基于物理或虚拟早期软件的启动、调试和测试并易于修改的DesignWare ARC®处理器的32位软件开发平台、参考驱动软件和应用案例。设计者可以根据目标应用，通过一个快速迭代流来修�