用于ARMv8处理器的全新Virtualizer Development Kits开发工具包可使早期软件开发比芯片提早一年

加利福尼亚州山景城，2013年3月——

亮点

• Synopsys®与ARM将合作协议扩展到包括ARMv8处理器的ARM® Fast Models在内
• Synopsys针对ARMv8处理器的VDK系列使采用ARMv8处理器产品的操作系统移植、固件和驱动器开发在开发板提供前一年就可开始
• 多核/多核集群软件分析功能使得开发者能够针对性能和能耗进行软件优化
• 半导体厂商可以为他们的SoC创建一个VDK，以供他们自己及其客户与伙伴的软件开发人员使用

为加速芯片和电子系统创新提供软件、知识产权（IP）及服务的全球性领先供应商新思科技公司（Synopsys, Inc.， 纳斯达克股票市场代码：SNPS）日前宣布：推出用于ARMv8 处理器的VDK系列产品，从而扩展其支持基于ARM处理器的系统的软件开发工具产品系列。Synopsys的VDK系列产品（Virtualizer™ Development Kit）是各种以嵌入式平台为目标的、使用了虚拟原型的软件开发工具包。针对ARMv8处理器使用VDK，软件团队在可提供开发板的12个月之前，就能够开始基于ARMv8系统级芯片（SoC）的软件的开发，从而加速了操作系统的移植以及固件、设备驱动程序和中间件的开发。新的VDK系列产品都立足于获得成功的、Synopsys于去年发布的、用于ARMv7处理器的VDK系列产品之上。

除了其传统的32位指令集，ARMv8引入了AArch64，它是一种功耗优化的64位指令集和执行状态，面向未来数代移动产品、消费电子、网络设备和企业设备中的SoC。Synopsys的各种VDK可支持AArch64，为加速运行在ARMv8架构兼容处理器上的软件开发与调试提供了可见度和可控性。这使得开发者可以针对产品性能和能效而优化软件。支持ARMv8处理器的各种VDK工具包预先配置了多种参考虚拟原型，它们包含了ARMv8处理器的所有模型，包括Cortex™-A57、Cortex-A53以及big.LITTLE™配置和Synopsys DesignWare®接口IP模型等。Synopsys VDK还提供对Linux软件系统的支持，可以作为开发真实产品软件的起点。

“当许多公司采用基于ARMv8架构的Cortex-A57和Cortex-A53处理器时，他们同时得到了一条进入稳健的64位软件和开发工具生态系统的途径，”ARM公司系统设计部执行副总裁John Cornish说道。“来自Synopsys支持ARMv8处理器的VDK系列集成了ARM的Fast Model技术，为软件开发者提供了一个支持早期的代码开发与分析的高效平台。”

Synopsys的VDK以即插即用的方式集成了最流行的软件调试器，并带有多样化的软件开发应用场景，以满足半导体公司自己及其客户及合作伙伴的软件开发人员的需要。新的VDK包含多核软件调试与分析工具、参考软件以及各种基于ARMv8处理器的参考设计，以提供一个拿来即用的软件开发平台。此外，客户可以利用Virtualizer工具集来定制这些设计，以实现他们特定的ARMv8系统级芯片。VDK还可以使软件工程师高效的开发软件来支持某个IP组件，如为DesignWare接口IP移植驱动软件，以及为整个系统级芯片的软件启动。

“Synopsys与ARM将继续携手合作来帮助产品开发团队最大程度发挥ARM的最新处理器的优势，并加快其越来越依赖于软件的产品开发周期，” Synopsys高级副总裁兼IP与系统部总经理Joachim Kunkel说道。“支持ARMv8处理器的VDK系列使软件开发者可以更早地开始其下一代设备的开发并尽早地完成，同时有助于确保其代码针对于性能和功耗进行了优化。”

供货&资源

用于ARMv8处理器的Synopsys VDK系列套件计划于2013年4月开始供货。
o 欲了解更多关于VDK的信息，请访问: http://www.synopsys.com/Systems/VirtualPrototyping/Pages/VDK4big-LITTLE.aspx

关于Synopsys

Synopsys加速了全球电子市场中的创新。作为一家电子设计自动化（EDA）和半导体IP领域内的领导者，其软件、IP和服务帮助工程师应对设计、验证、系统和制造中的各种挑战。自1986年以来，全世界的工程师使用Synopsys的技术已经设计和创造了数十亿个芯片和系统。更多信息，请访问：www.synopsys.com

双方围绕Synopsys IP、设计实现以及提取和签核工具等领域进行合作

加利福尼亚州山景城，2013年1月——

亮点

• 该里程碑有助于加速对FinFET技术的采用，以实现更快和更高能效的系统级芯片（SoC）
• 该合作为3D器件建模和物理设计规则支持奠定了基础
• 测试芯片验证了FinFET工艺和Synopsys® DesignWare®嵌入式存储器的成功采用

为芯片和电子系统加速创新提供软件、知识产权（IP）及服务的全球性领先供应商新思科技公司（Synopsys, Inc.， 纳斯达克股票市场代码：SNPS）日前宣布：该公司与三星在FinFET技术上的多年合作已经实现了一个关键性的里程碑，即采用三星的14LPE工艺成功实现了首款测试芯片的流片。虽然FinFET工艺较传统的平面工艺在功耗与性能上明显出超，但从二维晶体管到三维晶体管的转变带来了几种新的IP及EDA工具挑战，如建模就是其中的一大挑战。两公司多年的合作为FinFET器件的3D寄生参数提取、电路仿真和物理设计规则支持提供了基础性的建模技术。而Synopsys的综合解决方案，涵盖嵌入式存储器、物理设计、寄生参数提取、时序分析及签核（signoff），全部构建于双方合作成果的基础之上。

“FinFET晶体管可以实现更低的功耗和更高的器件性能，但是它们也同时带来了严峻的挑战，”三星电子器件解决方案部负责系统LSI底层架构设计中心的副总裁Kyu-Myung Choi博士说道。“我们之所以选择Synopsys作为我们的FinFET技术合作伙伴来解决这些挑战，是因为我们在20纳米和其它节点上的成功合作记录。我们将继续汇聚我们的专有技术来提供创新的FinFET解决方案。”

Synopsys的具备FinFET能力的IP

Synopsys与三星通过紧密合作开发了一款测试芯片，它可以用来验证三星先进的14纳米FinFET工艺以及Synopsys的DesignWare嵌入式存储器，后者采用了Synopsys 的STAR（自测试和自修复）存储系统解决方案。该测试芯片实现了仿真模型与FinFET工艺的相互关联，同时包含了测试结构、标准单元、一个锁相环（PLL）以及多个嵌入式SRAM。存储器实体包括专为在非常低的电压下运行而设计的高密度SRAM和可验证工艺性能的高速SRAM。

Synopsys面向FinFET工艺的设计工具

从平面到基于FinFET的3D晶体管的转变是一项重大改变，它需要工具开发商、晶圆代工厂和早期采用者之间紧密的技术协作，以提供一种强大的解决方案。Synopsys的高精确度建模技术为具备FinFET的Galaxy™ Implementation Platform实现平台奠定了基础。该平台包括IC Compiler™物理设计、IC Validator物理验证、StarRC™寄生参数提取、SiliconSmart特征描述、用于FastSPICE仿真的CustomSim™和FineSim以及HSPICE®器件建模和电路仿真。

“三星电子一直是我们共同投入和投资的一个核心伙伴，共同致力于为FinFET技术开发完整的解决方案，” Synopsys高级副总裁兼设计实现部总经理Antun Domic说道。“Synopsys与三星的广泛合作使我们能够提供业内顶级的技术和IP，以帮助设计师们实现FinFET晶体管设计的全部潜在优势。”

Synopsys HAPS-70系列可扩展架构和集成化硬件/软件原型验证流程提高了产能，同时将原型容量提升到1.44亿个专用集成电路（ASIC）门

加利福尼亚州山景城

亮点

• 借助增强型HapsTrak 3 I/O连接器技术以及高速时域多路复用技术，使系统性能提升高达3倍
• 模块化系统架构可覆盖从1200万到1.44亿个专用集成电路门，以适用于从单个IP单元到处理器子系统再到完整SoC的各种规模的设计
• Synopsys Certify®软件中的新功能与HAPS灵活的互连架构相结合，将多FPGA分区的产能加速高达10倍
• 增强的UMR总线（Universal Multi-Resource Bus）带宽高达400MB/s，有助于提升纠错的能力，并与Synopsys的Virtualizer工具一起，提升混合原型验证的性能。
• 经过预先验证的Synopsys DesignWare® IP与HAPS系统一起可确保IP单元的高效集成和更早的软件开发

提供应用于芯片和电子系统加速创新的软件、知识产权（IP）及服务的全球性领先供应商新思科技公司（Synopsys, Inc.， 纳斯达克股票市场代码：SNPS）日前宣布：该公司推出其Synopsys HAPS®-70系列基于FPGA的原型验证系统，从而扩展了其HAPS产品线以应对系统级芯片（SoC）设计的不断增加的规模及复杂度。HAPS-70系统提供了紧密集成的原型验证软件和硬件，包括高速时域多路复用（HSTDM）技术，它与新的HapsTrak 3 I/O连接器相结合可提供比传统的连接器和引脚复用技术高出可达3倍的原型性能改进。此款新的原型系统利用了一个可扩展的架构以及最新一代的赛灵思Virtex-7 FPGA器件，以支持范围广泛的、各种大小的设计，其容量可从1200万到1.44亿个专用集成电路（ASIC）门。Virtex-7’s I/O bank和HapsTrak 3连接器之间的灵活性及匹配的引脚连接，使HAPS用户能够将I/O带宽用在最需要的地方，同时使未用管脚的数量减至最少。

了解多媒体新闻稿，请访问：
http://www.synopsys.com/Company/PressRoom/Pages/haps70-news-release.aspx

“Virtex-7 2000T FPGA的堆叠硅片互联技术可提供两百万个逻辑单元的容量以及12.5 Gb/s的串行收发器，使其可以理想地被用于需要大容量和高速I/O的ASIC原型，”赛灵思FPGA平台市场营销副总裁Tim Erjavec说道。“Synopsys的HAPS-70系列利用了Virtex-7 2000T FPGA增大的设计容量和I/O bank结构，提供了一种可以在FPGA内部和多个FPGA之间简化设计规划的系统，同时使HAPS-70可以扩展到支持数百万ASIC门的SoC设计。”

HAPS-70系统与一种智能原型验证软件环境集成在一起，可实现更快速地分区以及自动地为各种规模设计进行原型生成和纠错，包括从单个的IP单元和处理器子系统再到完整的SoC，从而简化了从RTL到可运行原型的途径。HAPS-70系统的模块化架构使工程师能够使用通用的原型环境来进行IP和SoC软件开发、软/硬件集成和系统验证，从而减少了不同项目间的重复工作量。Synopsys的Certify多FPGA原型验证软件的全新“HAPS感知”功能借助正在申请专利的算法可将原型验证生产力提高10倍，该功能自动进行逻辑分区和现场硬件查询，与手动的分区方法相比简化了系统的形成。此款新的原型验证系统还支持HAPS深度追踪纠错（HAPS Deep Trace Debug）功能以实现更高的纠错效率，与FPGA片上型逻辑纠错器上使用的传统存储器相比，存储容量提升了将近100倍。

为了实现更容易的系统验证和软件开发，诸如USB 3.0、PCI Express®和HDMI 那样的DesignWare接口IP都在HAPS系统上已经进行了验证。凭借在HAPS系统上经过预先验证的DesignWare IP以及用于通用IP协议的子卡的丰富可选性，设计师可以在产品开发周期中能够更早地着手软件开发，并且减少了IP集成的工作量。

“Synopsys 的HAPS基于FPGA的原型验证解决方案，在加速我们的硬件/软件验证以及提高我们的原型验证产能方面，对Mindspeed起到了不可估量的作用，”敏迅科技（Mindspeed Technologies）公司VLSI Core Engineering执行总监Surinder Dhaliwal说道。“由于我们在不断地开发基础设施产品解决方案，因此我们很高兴Synopsys已经针对像我们产品那样更大规模、更复杂设计加强了其基于FPGA的原型验证系列，使它们具有更高性能、更大容量以及改善的纠错可见度。”

Synopsys的针对HAPS-70系统的UMRBus功能已被加强，可支持高达400 MB/s的带宽。UMRBus在HAPS-70系统和Synopsys的基于Virtualizer的虚拟原型之间提供了无缝连接，为早期的软件开发和软/硬件集成创造了一个集成化混合原型验证环境。UMRBus还可提供远程访问，通用的C++/TCL编程接口， 与Synopsys的VCS®功能验证解决方案一起进行co-simulation, 该 co-simulation 使层次化的模块级启动与纠错成为可能，UMRBUS的这些特性使HAPS-70系统可以更早地被纳入到设计流程。

“日益增长的设计规模、软件复杂度和尽可能早的软件开发都成为了SoC原型设计师的关键挑战，” Synopsys IP与系统市场营销副总裁John Koeter说道。“通过提供业界领先的、基于 FPGA的原型容量和性能，以及借助智能分区和纠错工具，HAPS-70系统所扩展的功能进一步缩短了软件开发和软/硬件集成的时间。通过发挥我们全面的硬件、软件和IP技术领先性，设计师们在验证他们最大规模的芯片设计时会立显成效。”

供货&资源

HAPS-70基于FPGA的原型验证系统现已可向早期采用者提供9种型号的产品系列，容量从1200万到1.44亿个ASIC门：HAPS-70 S12、HAPS-70 S24、HAPS-70 S36、HAPS-70 S48、HAPS-70 S60、HAPS-70 S72、HAPS-70 S96、HAPS-70 S120和HAPS-70 S144，其中S是指可支持的ASIC门数。

中国北京，2012年10月——全球领先的电子器件和系统设计、验证和制造软件及知识产权（IP）供应商新思科技公司（Synopsys, Inc.， 纳斯达克股票市场代码：SNPS）日前宣布：由中国科学院EDA中心承办的第七届Synopsys亚美尼亚国际微电子奥林匹亚竞赛中国赛区竞赛成功结束，来自中科院微电子所的马天宇同学战胜了其他50多位国内选手获得中国赛区冠军，他于10月初在亚美尼亚举行的决赛中表现优异获得了全球冠军。此项赛事已经逐渐成为集成电路设计领域推动优秀人才培养，帮助青年学生展示才华的重要平台，因此本届比赛中国赛区的参与人数再次超过往届。

Synopsys亚美尼亚国际微电子奥林匹亚竞赛是由Synopsys资助与支持的一项国际性集成电路设计竞赛，举办该项比赛的目的是通过设计竞赛、交流培训等系列活动推动全球微电子产业的发展。亚美尼亚国际微电子奥林匹亚竞赛主要面向具备较高SoC设计能力的在读研究生，它采用各参与国家或地区通过举办当地赛事选拔优胜者到亚美尼亚埃里温参与决赛和国际性交流活动的组织方式。目前该赛事已经连续举办了七届，在全球微电子领域内赢得了越来越多的青年学子的参与。

本届国际微电子奥林匹亚竞赛中国区竞赛及交流活动由中国科学院EDA中心精心承办，并得到了Synopsys中国公司的大力支持。通过提供优秀的竞赛组织、竞赛和交流环境、以及后勤支持服务，同时加上该赛事在认同和激励微电子行业青年才俊的同时，进一步提升了他们对微电子科技的兴趣，并且通过各种交流活动使他们了解了半导体科技与集成电路设计技术的最新发展趋势，以及各国微电子产业的发展水平，从而吸引了我国集成电路设计人才的广泛参与。

“中科院EDA中心是中科院关于芯片和电子设计创新机制的专业技术支撑平台，结合中国科学院在IC设计人才方面的优势，一直致力于IC设计人才教育，是我国IC设计领域具有战略地位的高素质人才培养基地。” 中科院EDA中心主任、中国区竞赛组委会主席陈�