Arteris提供NoC互连半导体IP给Soc制造商帮助其减少开发周期、提高利润、更容易添加功能。Arteris发明了业内第一个商业NoC SoC互连IP解决方案，是行业领导者。不像传统的解决方案，Arteris互连即插即用技术灵活高效，允许工程师优化吞吐量、功耗、延迟和floorplan。
Arteris不同在于，其是由网络专家应用他们的知识解决SoC开发问题创建的。随着SoC制造商在芯片中添加更多IP模块，传统总线和开关意味着通讯变得非常低效，给架构、设计和集成增加了严重的痛点：大量的连线、失败的时序收敛、增加的热量和功耗、以及杂乱的布线拥塞导致芯片面积增长。当设计后期IP改变，或管理者因为仅有少量IP模块改变期望下一代衍生版本芯片准时且无风险时，这些问题就会掺杂在一起。
基本原理
Arteris NoC架构借鉴计算机网络领域的概念，用于SoC设计限制。NoC解决方案优化了性能、芯片面积和功耗，反映了深入了解和集成SoC实现和半导体工艺产生的局限性。通过消除传统互连解决方案固有的架构限制，Ateris NoC半导体IP提供设计质量和生产力的巨大突破，让SoC设计者更快更容易更低成本实现最终设计目标。
Arteris开创了第一个商业NoC SoC供应商，引领着NoC解决方案的主要发展方向，是这个领域的市场领导者。已有超过50家Soc流片采用Arteris NoC互连IP。
Arteris NoC互连解决方案的关键优势：
- 改进的性能、功耗和芯片面积
- 更少的连线和更低的布线拥塞实现减少SoC面积和电源密度，同时保持更短的开发周期
- 高度灵活的时序汇聚和时序收敛提高频率和性能，比传统方法更少的迭代
- 高度可扩展的支持广泛的性能和复杂级别
- 易用的解决方案适合简单设计与少数IP到复杂SoC与数以百计的IP
- 与IP即插即用，使用任何传输协议-没有IP锁定
- 用高级工具套件和架构缩短开发周期
- Architect-centric工具帮助架构工程师提高他们的效率且增值到整个设计团队
- 通过允许更快更容易的验证和时序收敛提供确定的流片周期
性能指标
- 支持AMBA AHB/APB/AXI协议
- 支持完整OCP和OCP lite协议
- 支持Tensilica PIF协议
- 支持8-to-256位数据通道宽度
- 片上调试、追踪和状态收集
- 多电压域管理用于DVFS(Dynamic Voltage and Frequency Scaling)