+86 21 34616270
info@sitchip.com
徐汇区裕德路168号徐汇商务大厦619室
  • 关于芯桥
  • 新闻
  • 解决方案
  • 产品
    • Synopsys
      • Galaxy平台
      • Design Ware IP
      • Discovery平台
      • System-level Design & Analysis
    • CEVA
    • Arteris
    • VeriSilicon
    • Vivante
    • SILEXICA
  • 服务与培训
    • 专业服务
    • 培训安排
  • 合作伙伴
    • Synopsys
    • CEVA
    • Arteris
    • VeriSilicon
    • Vivante
    • SILEXICA
  • 人才招聘
  • 联系我们
  • About SIT

Socionext使用Synopsys TetraMAX II加快测试向量生成并降低测试成本

2017-03-26新闻admin0

TetraMAX II ATPG将测试向量生成速度加快了10倍并将向量减少了50%

亮点:

  • TetraMAX II ATPG将测试生成时间降低了一个数量级,从一周以上减少为数天,同时将测试向量减少了50%
  • Socionext证实,在其设计中的SoC,TetraMAX II ATPG降低了测试能耗
  • 由于与以前的TetraMAX ATPG解决方案兼容,TetraMAX II ATPG可以轻而易举地在Socionext的工作流程中运行

新思科技(Synopsys, Inc.,纳斯达克股票市场代码:SNPS)今日宣布,与以前的TetraMAX ATPG解决方案相比,TetraMAX® II ATPG使Socionext的测试向量生成时间大幅减少,从一周以上减少为数天,同时减少了50%的向量生成。Socionext正计划将其用于28nm的SoC设计。为解决企业实现高质量测试目标并缩短SoC设计时间的挑战,Socionext轻而易举地将TetraMAX II ATPG融入流程中,并证实此举可以显著改善结果。TetraMAX II ATPG可在数天之内提供基于硬件的先进低能耗测试向量,而上一代ATPG则需要十天时间。Socionext将与Synopsys开展合作,将TetraMAX II ATPG应用于未来的SoC设计中。

Socionext SoC设计部门总经理Taichiro Sasabe表示:“我们严苛的上市时间和高质量制造测试目标促使我们重新评估我们的ATPG需求。在我们与Synopsys的长期合作中,我们评估了TetraMAX II,并且欣喜地发现TetraMAX II可以将测试向量减少50%之多,同时运行速度也比上一代TetraMAX ATPG快10倍。此外,由于TetraMAX II与TetraMAX兼容,我们能够快速地在设计流程中融入TetraMAX II。我们相信,TetraMAX II将满足我们对于更快的低能耗测试生成和高测试质量的需求。”

TetraMAX II ATPG建立在速度极快、节约内存并为生成向量和诊断缺陷部件而优化过的新引擎上。这些创新显著减少了测试向量,将运行时间从数天变为数小时。无论设计尺寸如何,TetraMAX II ATPG都可以利用所有服务器内核,胜过以往的解决方案。对经过生产验证的用户和工具界面进行重用的能力确保了设计人员能快速、无风险地在其最具挑战的设计中部署TetraMAX II ATPG。TetraMAX II ATPG利用与DFTMAX™压缩、PrimeTime®时序分析和StarRC™提取等Synopsys Galaxy™ Design Platform工具,以及Yield Explorer®以设计为中心的成品率分析等Synopsys工具建立的链接,提供最高质量的测试和最快、最富成效的工作流程。

Synopsys产品营销副总裁Bijan Kiani表示:“Synopsys将满足我们所有客户对于严苛的上市时间和较高的测试质量的需求,如Socionext。我们与Socionext的长期合作一直在证明,利用先进的工具和方法能带来巨大的好处,如TetraMAX II ATPG所带来的好处一样。继运行时间和质量结果后,Socionext还从评估中看到,我们期望与他们就其他新设计进行合作,满足他们极具挑战性的测试需求。”

关于Synopsys基于合成的测试解决方案

Synopsys基于合成的测试解决方案包含用于功率感知型逻辑测试和物理诊断的DFTMAX Ultra、DFTMAX、TetraMAX和TetraMAX II技术,用于系统内自检的DFTMAX LogicBIST,用于可测试性分析的SpyGlass® DFT ADV,用于对SoC上的模拟/混合信号IP、数字逻辑块、内存和接口IP进行自动分级测试的DesignWare® STAR Hierarchical System,用于嵌入式测试、维修和诊断的DesignWare STAR Memory System®,Z01X™故障模拟程序,Yield Explorer以设计为中的成品率分析,以及用于CAD导航的Camelot™软件系统。Synopsys的测试解决方案结合了Design Compiler® RTL合成与嵌入式测试技术,以优化时序、能耗、面积、测试拥堵和功能逻辑,从而缩短了结果产生时间。Synopsys测试解决方案提供跨Synopsys Galaxy Design Platform的紧密集成,包括Design Compiler synthesis、IC Compiler™ II布局布线和PrimeTime时序分析,可在支持更短周转时间的同时满足设计和测试目标,实现更高的缺陷覆盖和更快的成品率提高。

关于Synopsys

新思科技(Synopsys, Inc.,纳斯达克股票市场代码:SNPS)是各家创新公司在从芯片(Silicon)到软件(Software™)等多个领域内的合作伙伴,这些公司开发了我们每天所依赖的电子产品和软件应用。作为世界第15大软件公司,Synopsys长期以来一直是电子设计自动化(EDA)和半导体IP领域内的全球领导者,其在软件质量和安全解决方案领域内的领导力也正在提升。无论您是创造先进半导体产品的SoC设计人员,还是编写需要最高质量和安全性的应用软件开发人员,Synopsys都有开发各种创新的、高质量和安全的产品所需的解决方案。更多信息,请访问www.synopsys.com。

###

Synopsys is a registered trademark, and Discovery is a trademark, of Synopsys, Inc. All other trademarks or registered trademarks mentioned in this release are the intellectual property of their respective owners.

联络:

芯桥技术
010-34616270
info@sitchip.com

– See more at: https://www.synopsys.com/China/press-releases/Pages/20170124-Socionext-Accelerates-Test-Generation-and-Lowers-Test-Cost-Using-Synopsys-TetraMAX-II.aspx#sthash.dUd2Qqh3.dpuf

上一篇文章 2016 Synopsys SNUG China(上海站)五月隆重开幕【欢迎报名】 下一篇文章 展讯公司采用Synopsys的ZeBu Server硬件加速器作为其高级移动SoC的标准化开发平台

近期文章

  • Synopsys推进虚拟原型技术可支持系统和半导体供应链合作缔造下一代SoC
  • 展讯公司采用Synopsys的ZeBu Server硬件加速器作为其高级移动SoC的标准化开发平台
  • Socionext使用Synopsys TetraMAX II加快测试向量生成并降低测试成本
  • 2016 Synopsys SNUG China(上海站)五月隆重开幕【欢迎报名】
  • Silexica 诚邀您共同迎接多核技术挑战
  • Synopsys SIT Silicon to Software成都研讨会
  • Synopsys推出高性能嵌入式视觉处理器IP
  • Ramon 公司采用CEVA DSP 核 设计空间应用抗核辐照高性能并行处理器
  • Synopsys推出高性能嵌入式视觉处理器IP
  • 新思科技Synopsys虚拟原型设计专著发行超3000本,读者覆盖超1000家公司


上海芯桥信息技术有限公司 SiT (Shanghai) Co., LTD
沪ICP备12038304号