若期望芯片生产后能进行验证测试，须在设计阶段即导入可测试性的方法论与技法，运用方法论与技法在芯片上增设硬件电路，如此芯片在测试时才能检测出缺陷及制造瑕疵。这些技法也能用在芯片检测、特性设计及缺陷分析等应用上。
DDFT设计包括了随机逻辑测试、IP核测试、内存电路测试、I/O测试。设计需具备细腻的规划及知识，才能让实际功效电路的性能影响降至最低，同时尽可能减少DFT逻辑电路于整体芯片中所占的面积，并尽量扩大缺陷的侦测范畴，使缺陷无所遁形。
采行此技法后，测试图案的产生及芯片测试，即能以更快速、更有效的方式来侦测出芯片的瑕疵，进而降低测试成本，并大大强化芯片量产的良率。