(下一代物理设计系统)
IC CompilerR作为下一代物理设计系统R，在体系建构上旨在解决当前不断涌现的设计挑战。作为Synopsys的Galaxy Design Platform 2005中的核心组成部分，IC Compiler提供了全面的、收敛的解决方案，为netlist直到GDSII的物理实现流程提供了最为全面的支持。
IC Compiler集物理综合、时钟树综合、布线、成品率优化和签核修正于一体，能够达成其它任何产品都无法匹敌的设计性能和设计人员生产率。
所面临的难题
在不断发展的芯片技术的推动下，设计上的难题成倍涌现。面对集中于消费类产品的全球市场的动态变化情况，对设计人员工作效率的需求也达到了前所未有的高度。当前物理设计的复杂度已经远远超出了几代芯片技术以前的程度。几年前才开始占据主导地位的互连方面的难题，目前已经变得非常复杂。设计的规模也比以前大幅度增加，使得布线长度也在急剧上升。在各个布线层之间的电阻变化程度比先前大了的2到3倍。以宏的形式出现的布线阻挡区域的数量增长了10倍。过孔阻抗可以达到线路阻抗的2至3倍。复杂的时钟广泛存在，并且使得整体互连管理更加不稳定。先进的芯片制程和设计上的变化目前也要求在精确的时序sign-off与实现过程之间达成紧密的结合。芯片成品率的问题也不再当成设计后续事项来考虑。这个问题必须在设计流程中结合进来。
目前这一代从布局到布线的解决方案建构于九十年代末，它将物理设计集成进一个单独的可执行文件。然而，这些解决方案有着考虑问题是否完备的局限性，因为它们将布局、时钟树综合和布线被分隔为相互独立、互不关联的步骤。而且，成品率优化和时序sign-off也被分离成相互独立的步骤，并且被作为“后续处理”。这些挑战都迫切需要新的物理设计解决方案。
解决方案
IC CompilerR作为下一代的物理设计系统，在体系建构上旨在解决当前不断出现的设计难题。它通过实现并发式的物理设计，真正超越了目前这代布局布线设计工具。
作为前所未有的新一代集物理综合、时钟树综合、布线、成品率优化和sign-off修正于一体的解决方案，IC Complier达成了其它任何产品都无法匹敌的设计性能和设计人员生产率。
关键特性和优势
- 扩展物理综合(XPS)将物理综合扩展到了全部的布局和布线过程。XPS技术将物理综合、时钟树综合和布线统一起来，极大地改善了互连管理。从而在整个时序、面积、功耗、信号完整性和成品率方面保证了设计成果的实现更为快速，成果质量也更高。
- 签核sign-off驱动的设计收敛 将GalaxyR的黄金标准签核工具PrimeTimeR和Star-RCXTTM与物理实现过程紧密地结合起来，大幅地缩短了达成设计收敛所需的时间。通过增量式地运行sign-off使关键时序的区域达到收敛，IC Compiler能够在高精确度的情况下保持快速的处理吞吐量。这些创新都让设计人员能够达成更高的设计可预期性，避免代价高昂的设计余量，并且缩短获得最终结果的时间。
- 成品率设计（DFY）将业界首项应用于成品率降低防止和纠正的技术创新加入Galaxy设计平台。在IC Compiler中，这些DFY创新能够实现针对成品率、时序、面积、功耗、可布通性和信号完整性进行并发地优化。通过将这些DFY技术创新与Synopsys业界领先的可制造性设计解决方案结合起来，设计人员就能在整个设计流程中定位缺陷的根源。
- 为物理设计提供全面支持的其它特点
- 物理设计的可测试性优化
- 全面的低功耗设计功能
- 层次化的和扁平的布局规划
- 自动宏模块布局
- 电源网络设计
- 芯片完成支持
- 在整个流程中支持TCL
- PrimeTime风格的分析能力
- TrueVue照相真实感可视化技术