+86 21 34616270
info@sitchip.com
徐汇区裕德路168号徐汇商务大厦619室
  • 关于芯桥
  • 新闻
  • 解决方案
  • 产品
    • Synopsys
      • Galaxy平台
      • Design Ware IP
      • Discovery平台
      • System-level Design & Analysis
    • CEVA
    • Arteris
    • VeriSilicon
    • Vivante
    • SILEXICA
  • 服务与培训
    • 专业服务
    • 培训安排
  • 合作伙伴
    • Synopsys
    • CEVA
    • Arteris
    • VeriSilicon
    • Vivante
    • SILEXICA
  • 人才招聘
  • 联系我们
  • About SIT

NanoTime

首页 产品 Synopsys Galaxy平台 Sign-Off NanoTime

(定制设计的晶体管级静态时序分析解决方案)

随着工艺尺寸达到90纳米(nm)及以下尺寸,会出现许多影响时序的纳米效应。要精确地分析这些效应,需要我们能够识别出真正的时序问题。Synopsys?的NanoTime工具属于下一代的晶体管级静态时序分析解决方案,这个方案解决了与定制设计相关的信号完整性(SI)分析方面的新挑战。NanoTime提供了并发的时序和SI分析,其精确度在HSPICE?的5%以内,而且分析复杂晶体管电路所需执行时间大为缩短。这个方案能够与Synopsys的PrimeTime产品完美集成,可对包含了门级电路和晶体管级模块的设计方案进行全芯片分析。NanoTime是Synopsys的定制设计验证解决方案中的一个关键组成部分,其它解决方案包括了用于电路仿真的NanoSim、HSIM和HSPICE以及用于符号仿真的ESP-CV。

面临的挑战

  • 对串扰延迟进行精确的晶体管级分析

随着设计尺寸降至90纳米及以下,串优延迟已经占据了总延迟的25%以上。以前的解决方案包括配备了可选的第三 方串扰延迟分析的传统静态时序分析,这种解决方案不能提供所需要的精确度和效率。并发的时序和SI是成功制造 芯片不可或缺的条件。

  • 全芯片时序验证

晶体管级和门级电路静态时序分析需要协同工作,以完成全芯片时序验证,而且要求配备PrimeTime以完成无缝和精确的从定制设计到门级电路的时序分析流程。为了达到 更高的效率,NanoTime的指令与PrimeTime尽可能保持相同。

近期文章

  • Synopsys推进虚拟原型技术可支持系统和半导体供应链合作缔造下一代SoC
  • 展讯公司采用Synopsys的ZeBu Server硬件加速器作为其高级移动SoC的标准化开发平台
  • Socionext使用Synopsys TetraMAX II加快测试向量生成并降低测试成本
  • 2016 Synopsys SNUG China(上海站)五月隆重开幕【欢迎报名】
  • Silexica 诚邀您共同迎接多核技术挑战
  • Synopsys SIT Silicon to Software成都研讨会
  • Synopsys推出高性能嵌入式视觉处理器IP
  • Ramon 公司采用CEVA DSP 核 设计空间应用抗核辐照高性能并行处理器
  • Synopsys推出高性能嵌入式视觉处理器IP
  • 新思科技Synopsys虚拟原型设计专著发行超3000本,读者覆盖超1000家公司


上海芯桥信息技术有限公司 SiT (Shanghai) Co., LTD
沪ICP备12038304号