+86 21 34616270
info@sitchip.com
徐汇区裕德路168号徐汇商务大厦619室
  • 关于芯桥
  • 新闻
  • 解决方案
  • 产品
    • Synopsys
      • Galaxy平台
      • Design Ware IP
      • Discovery平台
      • System-level Design & Analysis
    • CEVA
    • Arteris
    • VeriSilicon
    • Vivante
    • SILEXICA
  • 服务与培训
    • 专业服务
    • 培训安排
  • 合作伙伴
    • Synopsys
    • CEVA
    • Arteris
    • VeriSilicon
    • Vivante
    • SILEXICA
  • 人才招聘
  • 联系我们
  • About SIT

TetraMAX ATPG

首页 产品 Synopsys Galaxy平台 Sign-Off TetraMAX ATPG

(自动测试向量生成)

 

TetraMAXTMATPG自动生成高质量的生产测试向量,业界领先的性能,支持大容量的设计且易于使用。TetraMAX为DFT(Design for Test)工程师提供了一系列强大的功能,包括完全的芯片测试规则检查,测试向量生成,分析,故障纺真,失效诊断。这些功能都被整合到一个强大的图形用户界面中,当然也提供命令行方式,同时还有完善的在线帮助。TetraMAX可支持多种设计风格和测试方法,包括多时钟电路,门控时钟电路,内部三态总线,内嵌存储器,无扫描逻辑和其他复杂的设计风格。TetraMAX结合了高性能和完善的测试能力以及无法比拟的易用性使得DFT工程师在面对那些大型的富有挑战性的设计时也能迅速创建高效紧凑的测试方案。

● 用紧凑的高质量的测试向量来提高产品的质量
● 用先进的测试向量压缩技术来降低你的测试成本
● 与Synopsys DFT Compiler结合提高设计工程师的生产效率
● 支持复杂的数百万门级设计的自动测试

TetraMAX DSM Test(时序相关测试)

目前在设计中将近一半的生产缺陷都是与时序相关的,这些缺陷若不通过专门针对延时缺陷的检测是很难被发现的。TetraMAXTMDelay Test提供了一种专门针对延时测试的基于扫描结构的方法。TetraMAX Delay Test提供可预见的可控制的延时故障覆盖率,并确保和低成本的测试仪兼容。TetraMAX Delay Test让设计师们可以轻松地为大部分常见的时序相关缺陷产生测试向量,包括传输延时模型,路径延时模型。而且TetraMAX Delay Test与Synopsys公司的Prime Time工业界顶尖的静态时序分析工具配合,进一步增强了TetraMAX Delay Test和其他工具的协同工作能力。

● 大大提高测试质量
● 支持结构化的基于扫描的延时测试
● 提供了可预见的可控制的延时故障覆盖率
● 和低成本的测试仪兼容

近期文章

  • Synopsys推进虚拟原型技术可支持系统和半导体供应链合作缔造下一代SoC
  • 展讯公司采用Synopsys的ZeBu Server硬件加速器作为其高级移动SoC的标准化开发平台
  • Socionext使用Synopsys TetraMAX II加快测试向量生成并降低测试成本
  • 2016 Synopsys SNUG China(上海站)五月隆重开幕【欢迎报名】
  • Silexica 诚邀您共同迎接多核技术挑战
  • Synopsys SIT Silicon to Software成都研讨会
  • Synopsys推出高性能嵌入式视觉处理器IP
  • Ramon 公司采用CEVA DSP 核 设计空间应用抗核辐照高性能并行处理器
  • Synopsys推出高性能嵌入式视觉处理器IP
  • 新思科技Synopsys虚拟原型设计专著发行超3000本,读者覆盖超1000家公司


上海芯桥信息技术有限公司 SiT (Shanghai) Co., LTD
沪ICP备12038304号