DesignWare®验证IP解决方案
概述
针对业界各种最为常用的总线协议，Synopsys为工程师提供了最为广泛的验证IP组合，其中包括AMBA 3 AXI、AMBA 2.0、PCI Express、USB 2.0 OTG、Ethernet、Serial ATA和数千个存储器模型。
DesignWare验证IP能够轻松集成到Verilog、SystemVerilog、VHDL和OpenVera测试平台内，可用于生成总线测试流以及检查违背协议错误。可通过各种监测器提供广泛深入的报告，指明总线协议的功能覆盖率。
DesignWare验证IP提供了一个易于使用的命令行界面，适用于各种业界最常使用的仿真器，包括Synopsys VCS、Mentor Graphics ModelSim和Cadence NC-Sim。
SystemVerilog的验证IP和验证方法手册(VMM)
《SystemVerilog验证方法手册》由Synopsys和ARM共同编制，定义了一种覆盖率驱动的带约束的随机测试方法， 从而可以加速达成覆盖率目标。。DesignWare验证IP为此手册提供了广泛深入的支持，并包括了场景生成器以及事务处理器，显著缩短了测试平台开发时间。
验证IP和原生测试平台
为了实现高性能验证，DesignWare验证IP支持VCS原生测试平台(NTB)技术。VCS原生地将验证结合在内，提供了最高快出五倍的运行效率。DesignWare验证IP还支持Pioneer NTB、Synopsys测试平台自动化工具，在ModelSim和NC-Sim仿真环境中均提供了出色的性能。
VCS验证库
VCS验证库是业界范围最广泛的基于标准验证IP的产品组合，集Verilog、SystemVerilog、OpenVera和VHDL测试平台于一身，能够生成总线流并对总线流做出响应，还能检查违背协议错误，并可生成覆盖率报告。VCS验证库通过采用Synopsys的基准验证方法(RVM)支持《SystemVerilog的验证方法手册(VMM)》。在VCS内对原生测试平台的支持提供了高达五倍的效率提升。
主要特色
- 业界最为广泛的验证IP产品组合
- 采用VCS可获得高达五倍的仿真性能提升
- 支持经实际检验的SystemVerilog验证方法
- 包含各种测试平台示例，加快学习，加速测试平台的开发