+86 21 34616270
info@sitchip.com
徐汇区裕德路168号徐汇商务大厦619室
  • 关于芯桥
  • 新闻
  • 解决方案
  • 产品
    • Synopsys
      • Galaxy平台
      • Design Ware IP
      • Discovery平台
      • System-level Design & Analysis
    • CEVA
    • Arteris
    • VeriSilicon
    • Vivante
    • SILEXICA
  • 服务与培训
    • 专业服务
    • 培训安排
  • 合作伙伴
    • Synopsys
    • CEVA
    • Arteris
    • VeriSilicon
    • Vivante
    • SILEXICA
  • 人才招聘
  • 联系我们
  • About SIT

DesignWare Cores

首页 产品 Synopsys Design Ware IP DesignWare Cores

DesignWare Cores为系统设计者提供了已经硅验证的数字和混合信号互连知识产权(IP),这些IP已应用于那些世界知名的产品,包括通讯处理器、路由器、交换机、游戏机、数码相机、计算机和计算机外设。这些IP以可综合RTL源代码或GDS格式提供,能够帮助设计者设计出创新、经济高效的系统级芯片和内嵌系统。

Synopsys为DesignWare Cores提供了灵活的许可证授权方案。每个IP核既可以单独授权并按项目数量付费,客户也可选择Access协议,通过单一协议获得所有IP核的授权许可。

主要特色

  • 由业界领先厂商提供、质量最优且已经硅验证的IP
  • 通过芯片一次性投片成功来降低风险
  • 提供更好的系统交互性和兼容性,可以快速的集成和使用
  • 减少项目开发时间,缩短上市周期
  • 提供源代码,完全独立于Foundry工艺

近期文章

  • Synopsys推进虚拟原型技术可支持系统和半导体供应链合作缔造下一代SoC
  • 展讯公司采用Synopsys的ZeBu Server硬件加速器作为其高级移动SoC的标准化开发平台
  • Socionext使用Synopsys TetraMAX II加快测试向量生成并降低测试成本
  • 2016 Synopsys SNUG China(上海站)五月隆重开幕【欢迎报名】
  • Silexica 诚邀您共同迎接多核技术挑战
  • Synopsys SIT Silicon to Software成都研讨会
  • Synopsys推出高性能嵌入式视觉处理器IP
  • Ramon 公司采用CEVA DSP 核 设计空间应用抗核辐照高性能并行处理器
  • Synopsys推出高性能嵌入式视觉处理器IP
  • 新思科技Synopsys虚拟原型设计专著发行超3000本,读者覆盖超1000家公司


上海芯桥信息技术有限公司 SiT (Shanghai) Co., LTD
沪ICP备12038304号