+86 21 34616270
info@sitchip.com
徐汇区裕德路168号徐汇商务大厦619室
  • 关于芯桥
  • 新闻
  • 解决方案
  • 产品
    • Synopsys
      • Galaxy平台
      • Design Ware IP
      • Discovery平台
      • System-level Design & Analysis
    • CEVA
    • Arteris
    • VeriSilicon
    • Vivante
    • SILEXICA
  • 服务与培训
    • 专业服务
    • 培训安排
  • 合作伙伴
    • Synopsys
    • CEVA
    • Arteris
    • VeriSilicon
    • Vivante
    • SILEXICA
  • 人才招聘
  • 联系我们
  • About SIT

DesignWare System-Level Library

首页 产品 Synopsys Design Ware IP DesignWare System-Level Library

DesignWare®系统级库

 

Synopsys DesignWare®的系统级库为产品开发团队提供了一项范围宽广、独立于工具的事务处理级模型(TLM)产品组合,此产品组合适于创建虚拟平台。虚拟平台是完整嵌入式系统的全功能软件模型,能够用于芯片投产前的软件开发以及软件驱动的系统验证工作。通过虚拟平台,我们有能力实现硬件和软件开发工作的并行实施,大幅度缩短产品设计周期,加快上市时间。
系统级库中所包含的TLM就是虚拟平台的构建组件,TLM采用SystemC®语言编写,能够在任何满足IEEE 1666标准的SystemC仿真器上正常使用。系统级库是工程师构建虚拟平台的理想工具,能够针对无线、多媒体、网络和汽车领域的各类应用开发复杂的软件内容。

突出特色

• 经实际产品验证过的事务处理级模型,适用于:

  • ARM7、ARM9和ARM11系列高性能处理器(ARM7TDMI、ARM920T、ARM926EJ-S、ARM946E-S、ARM1136JFS、ARM1176JZF-S)
  • IBM PowerPC 405和440
  • MIPS Technologies的MIPS4Kc
  • DesignWare连接IP,如USB 2.0 OTG、SATA、PCI Express和Ethernet核心
  • AMBA互连模型,包括AXI、AHB和APB、DMA和内存控制器、中断控制器等
  • CoreConnect模型,包括PLB、PCIX、OPB、DCR以及内存控制器、通用主设备/从设备组件等
  • 基础架构模型,包括通用RAM、UART、中断控制器,以及通用寄存器视图、VT100控制台等
  • 各种预装配平台,由事务处理级模型装配而成的完整系统——这些平台的范围从简单到复杂,既可作为示范载体,也可作为可快速上手的模板

• 采用SystemC语言编写,可在任何符合IEEE 1666标准的SystemC仿真器上运行

虚拟平台简介

虚拟平台由多个系统级模型构成,可实现早期以及并行的软件和硬件开发。采用虚拟平台后,系统和应用软件的开发工作可以在芯片可用之前几个月就着手进行,可以降低产品开发风险,缩短整个系统的上市周期。

近期文章

  • Synopsys推进虚拟原型技术可支持系统和半导体供应链合作缔造下一代SoC
  • 展讯公司采用Synopsys的ZeBu Server硬件加速器作为其高级移动SoC的标准化开发平台
  • Socionext使用Synopsys TetraMAX II加快测试向量生成并降低测试成本
  • 2016 Synopsys SNUG China(上海站)五月隆重开幕【欢迎报名】
  • Silexica 诚邀您共同迎接多核技术挑战
  • Synopsys SIT Silicon to Software成都研讨会
  • Synopsys推出高性能嵌入式视觉处理器IP
  • Ramon 公司采用CEVA DSP 核 设计空间应用抗核辐照高性能并行处理器
  • Synopsys推出高性能嵌入式视觉处理器IP
  • 新思科技Synopsys虚拟原型设计专著发行超3000本,读者覆盖超1000家公司


上海芯桥信息技术有限公司 SiT (Shanghai) Co., LTD
沪ICP备12038304号