（SiVL光刻规则检查）
设计验证过程的观念必须进行转换，以确保亚波长电路布局能够流片成功。通过SiVL硅片与设计布局光刻规则检查（LRC）工具，能够快速准确的保证生产出的具有亚波长几何尺寸电路的硅片实现原始设计布局希望达到的功能。
SiVL-LRC是实现集成电路的可制造性设计的工具，用于验证亚波长电路布局与硅片上的仿真结果。SiVL-LRC工具读取电路布局并模拟光刻工艺效 应，其中包括光学效应和光阻效应。然后，对模拟的“硅片图形”与原始电路布局进行比较，汇报误差超出的区域。SiVL-LRC能够保证集成电路布局的完整 性，及通过与模拟的硅片结果的比较保证亚波长掩模设计的准确性。这有助于确保所生产出来的集成电路能够按预期性能正常工作。SiVL-LRC采用了高性 能、高精度的仿真引擎来验证是否某一布局能够生产出正确的芯片产品。
主要优点：
- 根据可制造性和性能方面的要求，通过优化光学近似纠正（OPC）结构来节省时间和成本
- 无需等到硅片结果，便可为客户提供光学近似纠正的效果
- 降低掩模复杂程度，确保更快的设计时间，减少成本高昂的掩模组
- 确保解析度提高技术的完成