+86 21 34616270
info@sitchip.com
徐汇区裕德路168号徐汇商务大厦619室
  • 关于芯桥
  • 新闻
  • 解决方案
  • 产品
    • Synopsys
      • Galaxy平台
      • Design Ware IP
      • Discovery平台
      • System-level Design & Analysis
    • CEVA
    • Arteris
    • VeriSilicon
    • Vivante
    • SILEXICA
  • 服务与培训
    • 专业服务
    • 培训安排
  • 合作伙伴
    • Synopsys
    • CEVA
    • Arteris
    • VeriSilicon
    • Vivante
    • SILEXICA
  • 人才招聘
  • 联系我们
  • About SIT

System Studio

首页 产品 Synopsys System-level Design & Analysis System Studio

System Studio是一个功能强大的系统级设计环境,主要用于面向创新性SoC设计中算法和系统架构的两个至关重要的系统级设计领域。

算法设计涵盖了信号处理,例如移动通信、多媒体编码解码器、DSL和调制解调器。架构设计把正确的处理器、定制逻辑电路、总线、内存和外设相结合,以确保芯片得到最有效的利用,并对硬件和软件进行划分。采用System Studio可以完成硬件和软件要素的设计和集成工作。

当今,系统级的设计主要采用C或C++语言来完成。System C公共标准的出现推动了系统级设计,使之成为了一个连贯的过程。其利用了一套通用的C++类库,精确地建立系统级芯片的硬件和进程的模型,建立模型的方法已不再是以往所采用的各种自行开发方法和工具等支离破碎的方法。 其与RTL验证之间良好的互操作性,通过全新建模技术,为同已有的设计相结合提供了解决方案。范围广泛的模型库和参考设计工具包(RDKs)将商业化设计跨越性地引入先进的无线、多媒体和电信技术标准中。

主要优点

  • 利用层次化、图形化和语言式的抽象技术,在System Studio的统一环境中构造整个系统。
  • 对设计进行可视化,以图形、示意图和符号视图、源代码视图、接口视图、标题视图的方式,轻易地掌握系统级芯片的复杂度。
  • 对仿真虚拟环境中的系统级芯片进行完整的端到端系统仿真和分析
  • 能够在费用较低的设计初期,查出和纠正系统级错误
  • 消除了对建立可综合子模块模型的需求
  • 能够验证包含自定时序,预充电的逻辑电路或动态电路的复杂单元
  • 快速查出仿真模型与相应SPICE网表之间的不同之处
  • 提供实现快速纠正单元失配现象的指导

近期文章

  • Synopsys推进虚拟原型技术可支持系统和半导体供应链合作缔造下一代SoC
  • 展讯公司采用Synopsys的ZeBu Server硬件加速器作为其高级移动SoC的标准化开发平台
  • Socionext使用Synopsys TetraMAX II加快测试向量生成并降低测试成本
  • 2016 Synopsys SNUG China(上海站)五月隆重开幕【欢迎报名】
  • Silexica 诚邀您共同迎接多核技术挑战
  • Synopsys SIT Silicon to Software成都研讨会
  • Synopsys推出高性能嵌入式视觉处理器IP
  • Ramon 公司采用CEVA DSP 核 设计空间应用抗核辐照高性能并行处理器
  • Synopsys推出高性能嵌入式视觉处理器IP
  • 新思科技Synopsys虚拟原型设计专著发行超3000本,读者覆盖超1000家公司


上海芯桥信息技术有限公司 SiT (Shanghai) Co., LTD
沪ICP备12038304号