+86 21 34616270
info@sitchip.com
徐汇区裕德路168号徐汇商务大厦619室
  • 关于芯桥
  • 新闻
  • 解决方案
  • 产品
    • Synopsys
      • Galaxy平台
      • Design Ware IP
      • Discovery平台
      • System-level Design & Analysis
    • CEVA
    • Arteris
    • VeriSilicon
    • Vivante
    • SILEXICA
  • 服务与培训
    • 专业服务
    • 培训安排
  • 合作伙伴
    • Synopsys
    • CEVA
    • Arteris
    • VeriSilicon
    • Vivante
    • SILEXICA
  • 人才招聘
  • 联系我们
  • About SIT

Circuit Explorer

首页 产品 Synopsys Discovery平台 Formality Mixed-Signal Circuit Explorer

Circuit explorer是一套高性能,大容量的优化工具,运用于领先的模拟、混合信号(AMS)设计和定制集成电路设计环境下,能够让设计达到最高性能。采用了 业界标准的HSPICE®电路仿真器进行电路仿真,自动调整器件尺寸,自动为混合信号及模拟电路添加偏置,有效地优化了电路性能。  Circuit explorer向设计人员提供图形化和配置选项,精简了人工设计环节以获得最佳的效果,并同时消除了对电路中器件尺寸调节时所进行的繁冗耗时的人工验证 工序。 Circuit explorer利用IP Explorer的功能对电路性能的优劣进行分析和评估,并且能传送出完整的电路性能数据。这一强势应用为设计者提供了一个直观的方法,让他们能够在多个 可选择电路之间进行快速地比较。另外,IP Explorer可以让设计者创建经仿真器验证的电路库,从而有利于进行设计重用。

主要优点:

  • 大幅提高了设计人员的设计能力
  • 实现了对电路性能在所有环境和制造工艺边缘条件下的验证,提高电路的适应性
  • 生成了数量庞大的、优化的电路结果,每种结果都实现了各自的性能均衡
  • 能够进行互动性的“假设(what if)”场景分析
  • 针对不断变化的性能要求,对设计目标进行快速转变
  • 对设计方案提供一种可视化的表现方式,便利了与设计团队、系统级设计人员和设计主管之间的意见交流

近期文章

  • Synopsys推进虚拟原型技术可支持系统和半导体供应链合作缔造下一代SoC
  • 展讯公司采用Synopsys的ZeBu Server硬件加速器作为其高级移动SoC的标准化开发平台
  • Socionext使用Synopsys TetraMAX II加快测试向量生成并降低测试成本
  • 2016 Synopsys SNUG China(上海站)五月隆重开幕【欢迎报名】
  • Silexica 诚邀您共同迎接多核技术挑战
  • Synopsys SIT Silicon to Software成都研讨会
  • Synopsys推出高性能嵌入式视觉处理器IP
  • Ramon 公司采用CEVA DSP 核 设计空间应用抗核辐照高性能并行处理器
  • Synopsys推出高性能嵌入式视觉处理器IP
  • 新思科技Synopsys虚拟原型设计专著发行超3000本,读者覆盖超1000家公司


上海芯桥信息技术有限公司 SiT (Shanghai) Co., LTD
沪ICP备12038304号