（全芯片层次化电路仿真和分析）
HSIMplus平台适用于包含版图效应的高性能模拟、混合信号、存储器和系统级芯片设计的全面仿真和分析。
纳米效应验证
电子行业内持续的产品创新来自于才思敏捷的设计人员的创意，以及制程和设计技术的最佳结合。这些产品在功能、性能、电池寿命、便携性和成本方面的竞争中提供了颇具吸引力的优点。与此同时，新兴市场的形成，现有市场的改变，用户因此很快受益于这些产品特点和性能。这些产品需要高集成度、结合复杂的模拟和混合信号组件、内嵌存储器和单芯片封装下的高性能逻辑电路，采用先进的精细线宽工艺进行制造。
基于纳米工艺尺寸的大规模、高复杂度的电路设计，对仍然使用传统工具和验证方法的设计人员，带来了电路的验证危机。验证所需资源和运行时间增长得非常快，而模块级的验证又不能发现混合信号接口中的重大缺陷。随着设计规模超出传统工具的处理能力，并且要求考虑纳米效应的情况下，传统的工具没法处理数量庞大的版图后寄生参数器件。这就导致返工的设计数量不断上升，不仅是失败的风险程度快速上升，而且失败带来的成本也越来越大。在当今纳米级设计的时代，在短生命周期实现留片是不够的，设计必须快速提升至高而稳定的产品率，以满足越来越急迫的上市要求。工程设计和掩膜成本可以轻易地超过100万美元，而通过验证查找和纠正电路中的错误所需的成本仅接近于初始的资金投入。这些不必要的返工成本和潜在的机会丧失的数百万美元成本正是商业成功和失败的分水岭。
这类复杂而又创新的设计验证要求能够处理数千万、上亿个晶体管设计的解决方案，具备高数据吞吐量和高精确度的仿真。另外，纳米工艺要求对版图后的效应进行全面分析，以降低设计能够通过验证却在制造时失败的风险。这些动态的纳米效应包括关断漏电流；串扰引发的延迟和功能性噪声；电源网络电压降和地弹带来的时序恶化。此外，也有必要确保设计能够在最终产品预定的使用期限内保持良好运行状态并满足技术规格的要求。随着使用时间的延长，高电流密度会导致金属接线出现电迁移的现象，从而导致早期设计失败。热载流子注入(HCI)和负偏压温度不稳定性(NBTI)会造成晶体管参数的变化，导致设计性能的退化。为了解决这些纳米设计带来的挑战，必须采用大容量、高精度的电路级验证平台。
HSIM技术
HSIM结合了四项独特而专有的技术，达到具有突破性的仿真性能和内存有效使用，满足了全芯片纳米电路验证的要求，并保持着SPICE级的精度。
- 层次化电路数据库。这种层次化的电路存储方式有效地描 述了基于相同子电路的重复出现的实例，因此提供了几乎 不受限制的设计容量
- 层次化仿真引擎。HSIM的同形匹配技术利用了电路中的层 次化数据结构，消除了不必要的仿真工作及加速性能。 HSIM提供了最新型的仿真模型，包括用于MOS器件的BSIM4、 双极型器件的VBIC和绝缘衬底硅器件的BSIMSOI3
- 纳米效应解析器。HSIM专有的电路描述方法具有独特的能 力，来处理包含电感和耦合电容的电路。通过控制寄生效 应对数值解析器的影响，寄生效应的仿真只会带来非常小 的速度减慢
- 专有的寄生参数压缩算法。HSIM的仿真核心实现了当今先 进技术水平的RC寄生参数压缩能力。这种压缩方法有效 地减少了从版图抽取出的海量寄生参数，有效地加速了后 仿真，几乎不造成精度的损失
HSIMplus平台建立在HSIM仿真器的基础之上，为纳米级集成电路设计提供完整的解决方案，包含各种配置，如用于电源节点变化而影响时序的动态电压降分析；电源和信号节点的可靠性分析；耦合电容和动态串扰特性；以及MOSFET器件可靠性。通过与Cadence模拟设计环境和各种HDL仿真器集成，以及作为电路筛选工具，形成下图所示的完整配置