在芯片设计对速度和性能的要求不断增长的今天，设计者同样面临着挑战：由于缩短的产品寿命周期，他们需要方便地验证芯片的模拟信号和逻辑电平。全芯片验证需要仔细的设置，并且生成的大量仿真数据需要检查。此外，典型的设计过程包含重复的模拟 – 这是很费时间的过程。
SpiceExplorer是一个高效的应用于晶体管级设计的调试环境。这个工具基于网表驱动的调试和可视化模块，同时带有ACE脚本选项的WaveView分析器。这个环境提供了前端到后端的高效解决方案，从而加速验证周期，降低设计成本。

SpiceExplorer的优势

• 检查网表并显示出语法、设计连接错误等的问题

• 通过全面的网表设计检查，在验证周期的早期发现错误

• 以很小的内存要求，在数秒钟内检查上百万器件的大网表文件

• 支持HSPICE和Spectre网表格式

• 交互式的报告浏览器，使设计者能够准确定位出现有问题器 件的位置及并设置

• 网表驱动的可视化层级，可以直观的进行各个层穿越

• 在仿真开始之前，输入激励的预览能力

• 为PWL类型激励的生成提供交互式的编辑功能

• WDF混合信号波形压缩技术，减少数据大小和加载时间

• 集成的WaveView分析器，进行网表交叉检查

• 分析命令环境（ACE）选项支持Tcl/Perl