Synopsys Platform Architect的新任务图生成技术能自动捕捉探索下一代SoC架构所需的关键性能要求

亮点：

• 系统企业及其半导体供应商将采用虚拟原型技术校准下一代SoC的架构规格
• 要预测下一代SoC架构的性能和功率，就需要了解应用程序的处理特征和通信特征
• 任务图可描述这些特征，方便进行早期分析和有效探索候选SoC架构的性能和功率
• Synopsys Platform Architect中的新任务图生成器会自动根据目标软件应用，如操作系统、网页浏览图形捕捉和视频播放，创建任务图
• 任务图支持系统和半导体企业更加轻松地在供应链内传达要求

新思科技（Synopsys, Inc.，纳斯达克股票代码：SNPS）日前宣布：推出能在供应链中轻松共享架构性能要求的虚拟原型关键技术。最近发布的Platform Architect™解决方案采用了任务图生成器（TGG）技术，可自动从软件应用程序中提取关键性能特征，从而支持架构探索，优化下一代多核系统级芯片（SoC）的性能和功率。TGG支持系统架构团队更轻松地与其半导体供应商共享精确的应用程序工作负载模型，在供应链内实现更高效的合作。 日本电装公司基础电子研发部门的项目经理Takashi Abe表示：“为了应对日益增长的软件内容，汽车电子系统中越来越多地使用多核架构。使用Platform Architect中的TGG功能，我们能够捕获现有软件的关键特征，得出高度准确的下一代多核架构的性能。在早期的规划阶段中使用这种方法，我们就能够确保系统规格满足这些应用程序苛刻的性能要求。”

使用Platform Architect，半导体供应商就能根据系统客户的软件应用程序要求定义下一代SoC的架构规格。系统设计人员可以映射TGG生成的软件工作负载模型，得到任务图，以便处理SoC中的资源。这允许他们在开发周期之初就探索、分析和优化下一代多核SoC架构的性能和功率。因为任务图是抽象的工作负载模型而不是真实的软件，所以系统设计团队能够更轻易地按照可执行规格与半导体供应商共享这些内容，改善供应链中的合作。

TGG是一种应用程序剖析技术，使用软件执行痕迹作为其输入。通过在现有系统上运行感兴趣的应用程序，设计人员可以使用系统支持的TGG格式记录其输入，包括：

• 在任何基于Linux、Android和QNX的系统上执行的操作系统级别的程序痕迹，包括现有硬件设备
• 在基于x86的系统上，使用Intel Pin指令工具执行的函数级别的程序痕迹，以及在基于ARM的系统上使用Synopsys Virtualizer Development Kit（VDK）虚拟原型或ARM® DS-5 Development Studio执行的函数级别的程序痕迹

TGG分析执行痕迹，提取感兴趣的应用程序的处理和通信要求，包括任务级并行和依赖关系、每个任务的处理周期以及内存读写访问，由此生成任务图工作负载模型，以便在Platform Architect中进行性能分析和建立新架构基准。

Synopsys Verification Group虚拟原型研发副总裁Eshel Haritan表示：“取得性能和能效的恰当平衡是避免设计不足和过度设计的关键。使用Platform Architect的任务图生成器，系统设计人员可以获得关键SoC应用程序的真实系统级基准视图，支持系统设计团队在交付最终硬件和软件前数月探索和优化新架构的性能和功率，从而降低风险，改善成果。”

可用性与资源

Synopsys现已推出采用TGG技术的Platform Architect。

要了解Platform Architect MCO，请访问： www.synopsys.com/platformarchitect

关于Synopsys

新思科技（Synopsys, Inc.，纳斯达克股票市场代码：SNPS）是各家创新公司在从芯片（Silicon）到软件（Software™）等多个领域内的合作伙伴，这些公司开发了我们每天所依赖的电子产品和软件应用。作为世界第15大软件公司，Synopsys长期以来一直是电子设计自动化（EDA）和半导体IP领域内的全球领导者，其在软件质量和安全解决方案领域内的领导力也正在提升。无论您是创造先进半导体产品的SoC设计人员，还是编写需要最高质量和安全性的应用软件开发人员，Synopsys都有开发各种创新的、高质量和安全的产品所需的解决方案。更多信息，请访问www.synopsys.com。

提供业界最快的硬件加速性能和可扩展性

新思科技（Synopsys, Inc.，纳斯达克股票代码：SNPS）日前宣布：展讯公司采用Synopsys的ZeBu Server硬件加速器作为其高级移动SoC的标准化开发平台。凭借高性能、可扩展性以及与Synopsys的Virtualizer™虚拟原型设计解决方案的集成，ZeBu Server可让Android引导40分钟完成，并提供5 MHz的硬件加速性能，允许展讯缩短最新移动SoC平台的上市时间。

展讯市场营销部的助理副总裁Bravo Lee说：“展讯开发了业界领先的移动芯片组，如我们最新的中高级智能手机单芯片解决方案。我们将ZeBu作为标准化平台是因为ZeBu Server具备高性能的特点，并且可以帮我们提前三个月完成移动SoC验证、软件bring-up和validation”。

Synopsys ZeBu Server-3提供业界最高性能的硬件加速解决方案，支持展讯基于ARM®和x86处理器的SoC和LTE调制解调器产品组合实现更快的验证和更早的软件bring-up。通过将ZeBu Server与LTE信号试验器（基站仿真器）和基于软件的LTE基站相连接，展讯可加速设计验证。展讯还能扩大测试范围，涵盖复杂使用情形，如在SoC上运行Android应用程序的同时测试LTE调制解调器数据链接活动。

Synopsys Verification Group的工程副总裁Rohit Vora说：“我们看到高性能硬件加速系统的需求不断增长，促进了多个设计类的SoC软件和验证团队的扩张。过去几年，Synopsys在硬件加速领域投入了大量研发投资，使我们的客户将高级SoC的上市时间缩短了数月。”

关于Synopsys

新思科技（Synopsys, Inc.，纳斯达克股票市场代码：SNPS）是各家创新公司在从芯片（Silicon）到软件（Software™）等多个领域内的合作伙伴，这些公司开发了我们每天所依赖的电子产品和软件应用。作为世界第15大软件公司，Synopsys长期以来一直是电子设计自动化（EDA）和半导体IP领域内的全球领导者，其在软件质量和安全解决方案领域内的领导力也正在提升。无论您是创造先进半导体产品的SoC设计人员，还是编写需要最高质量和安全性的应用软件开发人员，Synopsys都有开发各种创新的、高质量和安全的产品所需的解决方案。更多信息，请访问www.synopsys.com。

###

Synopsys is a registered trademark, and Discovery is a trademark, of Synopsys, Inc. All other trademarks or registered trademarks mentioned in this release are the intellectual property of their respective owners.

联络:

芯桥技术
010-34616270
info@sitchip.com

TetraMAX II ATPG将测试向量生成速度加快了10倍并将向量减少了50%

亮点：

• TetraMAX II ATPG将测试生成时间降低了一个数量级，从一周以上减少为数天，同时将测试向量减少了50%
• Socionext证实，在其设计中的SoC，TetraMAX II ATPG降低了测试能耗
• 由于与以前的TetraMAX ATPG解决方案兼容，TetraMAX II ATPG可以轻而易举地在Socionext的工作流程中运行

新思科技（Synopsys, Inc.，纳斯达克股票市场代码：SNPS）今日宣布，与以前的TetraMAX ATPG解决方案相比，TetraMAX® II ATPG使Socionext的测试向量生成时间大幅减少，从一周以上减少为数天，同时减少了50%的向量生成。Socionext正计划将其用于28nm的SoC设计。为解决企业实现高质量测试目标并缩短SoC设计时间的挑战，Socionext轻而易举地将TetraMAX II ATPG融入流程中，并证实此举可以显著改善结果。TetraMAX II ATPG可在数天之内提供基于硬件的先进低能耗测试向量，而上一代ATPG则需要十天时间。Socionext将与Synopsys开展合作，将TetraMAX II ATPG应用于未来的SoC设计中。

Socionext SoC设计部门总经理Taichiro Sasabe表示：“我们严苛的上市时间和高质量制造测试目标促使我们重新评估我们的ATPG需求。在我们与Synopsys的长期合作中，我们评估了TetraMAX II，并且欣喜地发现TetraMAX II可以将测试向量减少50%之多，同时运行速度也比上一代TetraMAX ATPG快10倍。此外，由于TetraMAX II与TetraMAX兼容，我们能够快速地在设计流程中融入TetraMAX II。我们相信，TetraMAX II将满足我们对于更快的低能耗测试生成和高测试质量的需求。”

TetraMAX II ATPG建立在速度极快、节约内存并为生成向量和诊断缺陷部件而优化过的新引擎上。这些创新显著减少了测试向量，将运行时间从数天变为数小时。无论设计尺寸如何，TetraMAX II ATPG都可以利用所有服务器内核，胜过以往的解决方案。对经过生产验证的用户和工具界面进行重用的能力确保了设计人员能快速、无风险地在其最具挑战的设计中部署TetraMAX II ATPG。TetraMAX II ATPG利用与DFTMAX™压缩、PrimeTime®时序分析和StarRC™提取等Synopsys Galaxy™ Design Platform工具，以及Yield Explorer®以设计为中心的成品率分析等Synopsys工具建立的链接，提供最高质量的测试和最快、最富成效的工作流程。

Synopsys产品营销副总裁Bijan Kiani表示：“Synopsys将满足我们所有客户对于严苛的上市时间和较高的测试质量的需求，如Socionext。我们与Socionext的长期合作一直在证明，利用先进的工具和方法能带来巨大的好处，如TetraMAX II ATPG所带来的好处一样。继运行时间和质量结果后，Socionext还从评估中看到，我们期望与他们就其他新设计进行合作，满足他们极具挑战性的测试需求。”

关于Synopsys基于合成的测试解决方案

Synopsys基于合成的测试解决方案包含用于功率感知型逻辑测试和物理诊断的DFTMAX Ultra、DFTMAX、TetraMAX和TetraMAX II技术，用于系统内自检的DFTMAX LogicBIST，用于可测试性分析的SpyGlass® DFT ADV，用于对SoC上的模拟/混合信号IP、数字逻辑块、内存和接口IP进行自动分级测试的DesignWare® STAR Hierarchical System，用于嵌入式测试、维修和诊断的DesignWare STAR Memory System®，Z01X™故障模拟程序，Yield Explorer以设计为中的成品率分析，以及用于CAD导航的Camelot™软件系统。Synopsys的测试解决方案结合了Design Compiler® RTL合成与嵌入式测试技术，以优化时序、能耗、面积、测试拥堵和功能逻辑，从而缩短了结果产生时间。Synopsys测试解决方案提供跨Synopsys Galaxy Design Platform的紧密集成，包括Design Compiler synthesis、IC Compiler™ II布局布线和PrimeTime时序分析，可在支持更短周转时间的同时满足设计和测试目标，实现更高的缺陷覆盖和更快的成品率提高。

关于Synopsys

新思科技（Synopsys, Inc.，纳斯达克股票市场代码：SNPS）是各家创新公司在从芯片（Silicon）到软件（Software™）等多个领域内的合作伙伴，这些公司开发了我们每天所依赖的电子产品和软件应用。作为世界第15大软件公司，Synopsys长期以来一直是电子设计自动化（EDA）和半导体IP领域内的全球领导者，其在软件质量和安全解决方案领域内的领导力也正在提升。无论您是创造先进半导体产品的SoC设计人员，还是编写需要最高质量和安全性的应用软件开发人员，Synopsys都有开发各种创新的、高质量和安全的产品所需的解决方案。更多信息，请访问www.synopsys.com。

###

Synopsys is a registered trademark, and Discovery is a trademark, of Synopsys, Inc. All other trademarks or registered trademarks mentioned in this release are the intellectual property of their respective owners.

联络:

芯桥技术
010-34616270
info@sitchip.com