用于ARMv8处理器的全新Virtualizer Development Kits开发工具包可使早期软件开发比芯片提早一年

加利福尼亚州山景城，2013年3月——

亮点

• Synopsys®与ARM将合作协议扩展到包括ARMv8处理器的ARM® Fast Models在内
• Synopsys针对ARMv8处理器的VDK系列使采用ARMv8处理器产品的操作系统移植、固件和驱动器开发在开发板提供前一年就可开始
• 多核/多核集群软件分析功能使得开发者能够针对性能和能耗进行软件优化
• 半导体厂商可以为他们的SoC创建一个VDK，以供他们自己及其客户与伙伴的软件开发人员使用

为加速芯片和电子系统创新提供软件、知识产权（IP）及服务的全球性领先供应商新思科技公司（Synopsys, Inc.， 纳斯达克股票市场代码：SNPS）日前宣布：推出用于ARMv8 处理器的VDK系列产品，从而扩展其支持基于ARM处理器的系统的软件开发工具产品系列。Synopsys的VDK系列产品（Virtualizer™ Development Kit）是各种以嵌入式平台为目标的、使用了虚拟原型的软件开发工具包。针对ARMv8处理器使用VDK，软件团队在可提供开发板的12个月之前，就能够开始基于ARMv8系统级芯片（SoC）的软件的开发，从而加速了操作系统的移植以及固件、设备驱动程序和中间件的开发。新的VDK系列产品都立足于获得成功的、Synopsys于去年发布的、用于ARMv7处理器的VDK系列产品之上。

除了其传统的32位指令集，ARMv8引入了AArch64，它是一种功耗优化的64位指令集和执行状态，面向未来数代移动产品、消费电子、网络设备和企业设备中的SoC。Synopsys的各种VDK可支持AArch64，为加速运行在ARMv8架构兼容处理器上的软件开发与调试提供了可见度和可控性。这使得开发者可以针对产品性能和能效而优化软件。支持ARMv8处理器的各种VDK工具包预先配置了多种参考虚拟原型，它们包含了ARMv8处理器的所有模型，包括Cortex™-A57、Cortex-A53以及big.LITTLE™配置和Synopsys DesignWare®接口IP模型等。Synopsys VDK还提供对Linux软件系统的支持，可以作为开发真实产品软件的起点。

“当许多公司采用基于ARMv8架构的Cortex-A57和Cortex-A53处理器时，他们同时得到了一条进入稳健的64位软件和开发工具生态系统的途径，”ARM公司系统设计部执行副总裁John Cornish说道。“来自Synopsys支持ARMv8处理器的VDK系列集成了ARM的Fast Model技术，为软件开发者提供了一个支持早期的代码开发与分析的高效平台。”

Synopsys的VDK以即插即用的方式集成了最流行的软件调试器，并带有多样化的软件开发应用场景，以满足半导体公司自己及其客户及合作伙伴的软件开发人员的需要。新的VDK包含多核软件调试与分析工具、参考软件以及各种基于ARMv8处理器的参考设计，以提供一个拿来即用的软件开发平台。此外，客户可以利用Virtualizer工具集来定制这些设计，以实现他们特定的ARMv8系统级芯片。VDK还可以使软件工程师高效的开发软件来支持某个IP组件，如为DesignWare接口IP移植驱动软件，以及为整个系统级芯片的软件启动。

“Synopsys与ARM将继续携手合作来帮助产品开发团队最大程度发挥ARM的最新处理器的优势，并加快其越来越依赖于软件的产品开发周期，” Synopsys高级副总裁兼IP与系统部总经理Joachim Kunkel说道。“支持ARMv8处理器的VDK系列使软件开发者可以更早地开始其下一代设备的开发并尽早地完成，同时有助于确保其代码针对于性能和功耗进行了优化。”

供货&资源

用于ARMv8处理器的Synopsys VDK系列套件计划于2013年4月开始供货。
o 欲了解更多关于VDK的信息，请访问: http://www.synopsys.com/Systems/VirtualPrototyping/Pages/VDK4big-LITTLE.aspx

关于Synopsys

Synopsys加速了全球电子市场中的创新。作为一家电子设计自动化（EDA）和半导体IP领域内的领导者，其软件、IP和服务帮助工程师应对设计、验证、系统和制造中的各种挑战。自1986年以来，全世界的工程师使用Synopsys的技术已经设计和创造了数十亿个芯片和系统。更多信息，请访问：www.synopsys.com

双方围绕Synopsys IP、设计实现以及提取和签核工具等领域进行合作

加利福尼亚州山景城，2013年1月——

亮点

• 该里程碑有助于加速对FinFET技术的采用，以实现更快和更高能效的系统级芯片（SoC）
• 该合作为3D器件建模和物理设计规则支持奠定了基础
• 测试芯片验证了FinFET工艺和Synopsys® DesignWare®嵌入式存储器的成功采用

为芯片和电子系统加速创新提供软件、知识产权（IP）及服务的全球性领先供应商新思科技公司（Synopsys, Inc.， 纳斯达克股票市场代码：SNPS）日前宣布：该公司与三星在FinFET技术上的多年合作已经实现了一个关键性的里程碑，即采用三星的14LPE工艺成功实现了首款测试芯片的流片。虽然FinFET工艺较传统的平面工艺在功耗与性能上明显出超，但从二维晶体管到三维晶体管的转变带来了几种新的IP及EDA工具挑战，如建模就是其中的一大挑战。两公司多年的合作为FinFET器件的3D寄生参数提取、电路仿真和物理设计规则支持提供了基础性的建模技术。而Synopsys的综合解决方案，涵盖嵌入式存储器、物理设计、寄生参数提取、时序分析及签核（signoff），全部构建于双方合作成果的基础之上。

“FinFET晶体管可以实现更低的功耗和更高的器件性能，但是它们也同时带来了严峻的挑战，”三星电子器件解决方案部负责系统LSI底层架构设计中心的副总裁Kyu-Myung Choi博士说道。“我们之所以选择Synopsys作为我们的FinFET技术合作伙伴来解决这些挑战，是因为我们在20纳米和其它节点上的成功合作记录。我们将继续汇聚我们的专有技术来提供创新的FinFET解决方案。”

Synopsys的具备FinFET能力的IP

Synopsys与三星通过紧密合作开发了一款测试芯片，它可以用来验证三星先进的14纳米FinFET工艺以及Synopsys的DesignWare嵌入式存储器，后者采用了Synopsys 的STAR（自测试和自修复）存储系统解决方案。该测试芯片实现了仿真模型与FinFET工艺的相互关联，同时包含了测试结构、标准单元、一个锁相环（PLL）以及多个嵌入式SRAM。存储器实体包括专为在非常低的电压下运行而设计的高密度SRAM和可验证工艺性能的高速SRAM。

Synopsys面向FinFET工艺的设计工具

从平面到基于FinFET的3D晶体管的转变是一项重大改变，它需要工具开发商、晶圆代工厂和早期采用者之间紧密的技术协作，以提供一种强大的解决方案。Synopsys的高精确度建模技术为具备FinFET的Galaxy™ Implementation Platform实现平台奠定了基础。该平台包括IC Compiler™物理设计、IC Validator物理验证、StarRC™寄生参数提取、SiliconSmart特征描述、用于FastSPICE仿真的CustomSim™和FineSim以及HSPICE®器件建模和电路仿真。

“三星电子一直是我们共同投入和投资的一个核心伙伴，共同致力于为FinFET技术开发完整的解决方案，” Synopsys高级副总裁兼设计实现部总经理Antun Domic说道。“Synopsys与三星的广泛合作使我们能够提供业内顶级的技术和IP，以帮助设计师们实现FinFET晶体管设计的全部潜在优势。”

Synopsys HAPS-70系列可扩展架构和集成化硬件/软件原型验证流程提高了产能，同时将原型容量提升到1.44亿个专用集成电路（ASIC）门

加利福尼亚州山景城

亮点

• 借助增强型HapsTrak 3 I/O连接器技术以及高速时域多路复用技术，使系统性能提升高达3倍
• 模块化系统架构可覆盖从1200万到1.44亿个专用集成电路门，以适用于从单个IP单元到处理器子系统再到完整SoC的各种规模的设计
• Synopsys Certify®软件中的新功能与HAPS灵活的互连架构相结合，将多FPGA分区的产能加速高达10倍
• 增强的UMR总线（Universal Multi-Resource Bus）带宽高达400MB/s，有助于提升纠错的能力，并与Synopsys的Virtualizer工具一起，提升混合原型验证的性能。
• 经过预先验证的Synopsys DesignWare® IP与HAPS系统一起可确保IP单元的高效集成和更早的软件开发

提供应用于芯片和电子系统加速创新的软件、知识产权（IP）及服务的全球性领先供应商新思科技公司（Synopsys, Inc.， 纳斯达克股票市场代码：SNPS）日前宣布：该公司推出其Synopsys HAPS®-70系列基于FPGA的原型验证系统，从而扩展了其HAPS产品线以应对系统级芯片（SoC）设计的不断增加的规模及复杂度。HAPS-70系统提供了紧密集成的原型验证软件和硬件，包括高速时域多路复用（HSTDM）技术，它与新的HapsTrak 3 I/O连接器相结合可提供比传统的连接器和引脚复用技术高出可达3倍的原型性能改进。此款新的原型系统利用了一个可扩展的架构以及最新一代的赛灵思Virtex-7 FPGA器件，以支持范围广泛的、各种大小的设计，其容量可从1200万到1.44亿个专用集成电路（ASIC）门。Virtex-7’s I/O bank和HapsTrak 3连接器之间的灵活性及匹配的引脚连接，使HAPS用户能够将I/O带宽用在最需要的地方，同时使未用管脚的数量减至最少。

了解多媒体新闻稿，请访问：
http://www.synopsys.com/Company/PressRoom/Pages/haps70-news-release.aspx

“Virtex-7 2000T FPGA的堆叠硅片互联技术可提供两百万个逻辑单元的容量以及12.5 Gb/s的串行收发器，使其可以理想地被用于需要大容量和高速I/O的ASIC原型，”赛灵思FPGA平台市场营销副总裁Tim Erjavec说道。“Synopsys的HAPS-70系列利用了Virtex-7 2000T FPGA增大的设计容量和I/O bank结构，提供了一种可以在FPGA内部和多个FPGA之间简化设计规划的系统，同时使HAPS-70可以扩展到支持数百万ASIC门的SoC设计。”

HAPS-70系统与一种智能原型验证软件环境集成在一起，可实现更快速地分区以及自动地为各种规模设计进行原型生成和纠错，包括从单个的IP单元和处理器子系统再到完整的SoC，从而简化了从RTL到可运行原型的途径。HAPS-70系统的模块化架构使工程师能够使用通用的原型环境来进行IP和SoC软件开发、软/硬件集成和系统验证，从而减少了不同项目间的重复工作量。Synopsys的Certify多FPGA原型验证软件的全新“HAPS感知”功能借助正在申请专利的算法可将原型验证生产力提高10倍，该功能自动进行逻辑分区和现场硬件查询，与手动的分区方法相比简化了系统的形成。此款新的原型验证系统还支持HAPS深度追踪纠错（HAPS Deep Trace Debug）功能以实现更高的纠错效率，与FPGA片上型逻辑纠错器上使用的传统存储器相比，存储容量提升了将近100倍。

为了实现更容易的系统验证和软件开发，诸如USB 3.0、PCI Express®和HDMI 那样的DesignWare接口IP都在HAPS系统上已经进行了验证。凭借在HAPS系统上经过预先验证的DesignWare IP以及用于通用IP协议的子卡的丰富可选性，设计师可以在产品开发周期中能够更早地着手软件开发，并且减少了IP集成的工作量。

“Synopsys 的HAPS基于FPGA的原型验证解决方案，在加速我们的硬件/软件验证以及提高我们的原型验证产能方面，对Mindspeed起到了不可估量的作用，”敏迅科技（Mindspeed Technologies）公司VLSI Core Engineering执行总监Surinder Dhaliwal说道。“由于我们在不断地开发基础设施产品解决方案，因此我们很高兴Synopsys已经针对像我们产品那样更大规模、更复杂设计加强了其基于FPGA的原型验证系列，使它们具有更高性能、更大容量以及改善的纠错可见度。”

Synopsys的针对HAPS-70系统的UMRBus功能已被加强，可支持高达400 MB/s的带宽。UMRBus在HAPS-70系统和Synopsys的基于Virtualizer的虚拟原型之间提供了无缝连接，为早期的软件开发和软/硬件集成创造了一个集成化混合原型验证环境。UMRBus还可提供远程访问，通用的C++/TCL编程接口， 与Synopsys的VCS®功能验证解决方案一起进行co-simulation, 该 co-simulation 使层次化的模块级启动与纠错成为可能，UMRBUS的这些特性使HAPS-70系统可以更早地被纳入到设计流程。

“日益增长的设计规模、软件复杂度和尽可能早的软件开发都成为了SoC原型设计师的关键挑战，” Synopsys IP与系统市场营销副总裁John Koeter说道。“通过提供业界领先的、基于 FPGA的原型容量和性能，以及借助智能分区和纠错工具，HAPS-70系统所扩展的功能进一步缩短了软件开发和软/硬件集成的时间。通过发挥我们全面的硬件、软件和IP技术领先性，设计师们在验证他们最大规模的芯片设计时会立显成效。”

供货&资源

HAPS-70基于FPGA的原型验证系统现已可向早期采用者提供9种型号的产品系列，容量从1200万到1.44亿个ASIC门：HAPS-70 S12、HAPS-70 S24、HAPS-70 S36、HAPS-70 S48、HAPS-70 S60、HAPS-70 S72、HAPS-70 S96、HAPS-70 S120和HAPS-70 S144，其中S是指可支持的ASIC门数。

中国北京，2012年10月——全球领先的电子器件和系统设计、验证和制造软件及知识产权（IP）供应商新思科技公司（Synopsys, Inc.， 纳斯达克股票市场代码：SNPS）日前宣布：由中国科学院EDA中心承办的第七届Synopsys亚美尼亚国际微电子奥林匹亚竞赛中国赛区竞赛成功结束，来自中科院微电子所的马天宇同学战胜了其他50多位国内选手获得中国赛区冠军，他于10月初在亚美尼亚举行的决赛中表现优异获得了全球冠军。此项赛事已经逐渐成为集成电路设计领域推动优秀人才培养，帮助青年学生展示才华的重要平台，因此本届比赛中国赛区的参与人数再次超过往届。

Synopsys亚美尼亚国际微电子奥林匹亚竞赛是由Synopsys资助与支持的一项国际性集成电路设计竞赛，举办该项比赛的目的是通过设计竞赛、交流培训等系列活动推动全球微电子产业的发展。亚美尼亚国际微电子奥林匹亚竞赛主要面向具备较高SoC设计能力的在读研究生，它采用各参与国家或地区通过举办当地赛事选拔优胜者到亚美尼亚埃里温参与决赛和国际性交流活动的组织方式。目前该赛事已经连续举办了七届，在全球微电子领域内赢得了越来越多的青年学子的参与。

本届国际微电子奥林匹亚竞赛中国区竞赛及交流活动由中国科学院EDA中心精心承办，并得到了Synopsys中国公司的大力支持。通过提供优秀的竞赛组织、竞赛和交流环境、以及后勤支持服务，同时加上该赛事在认同和激励微电子行业青年才俊的同时，进一步提升了他们对微电子科技的兴趣，并且通过各种交流活动使他们了解了半导体科技与集成电路设计技术的最新发展趋势，以及各国微电子产业的发展水平，从而吸引了我国集成电路设计人才的广泛参与。

“中科院EDA中心是中科院关于芯片和电子设计创新机制的专业技术支撑平台，结合中国科学院在IC设计人才方面的优势，一直致力于IC设计人才教育，是我国IC设计领域具有战略地位的高素质人才培养基地。” 中科院EDA中心主任、中国区竞赛组委会主席陈岚研究员说道。“此次竞赛依托EDA中心为中国集成电路人才提供交流平台的服务宗旨，在竞赛组织、后勤保障和活动支持等方面取得圆满成功，得到竞赛组委会的高度肯定。”

本届比赛不仅是中国区参与人数最多的一届比赛，共吸引了来自中科院微电子所、半导体所、声学所、计算所、理化所、北京大学、浙江大学、天津大学、上海交通大学、西安电子科技大学、北京理工大学、福州大学、合肥工业大学、中国地质大学等15所高校的50余名优秀研究生参赛。初赛赛制为参赛选手在2个小时内答完30道选择题，共有17名选手获得了中国区的相关奖项。中国区竞赛冠军、中科院微电子所马天宇同学代表中国参加了10月4日于亚美尼亚埃里温举行的决赛，他也是第一位赴亚美尼亚参加此次竞技盛会的中国学生，并且以优异的成绩获得了全球总冠军。

“看到众多中国优秀学生积极参与Synopsys亚美尼亚国际微电子奥林匹亚竞赛，以及他们在竞赛中提交的优秀设计方案，使我们为中国微电子领域内人才辈出而颇感振奋，” Synopsys中国区副总经理肖建涛说。“衷心感谢中国科学院EDA中心为此次中国区竞赛而所做的各项精心组织工作，衷心祝愿马天宇同学在10月份的全球总决赛中取得优异成绩。Synopsys将继续与各个专业机构和众多优秀人才合作，为推动相关产业的发展做出更多的贡献。”

与各项竞赛活动同时举办的还有各种研讨和交流活动，Synopsys中国区副总经理肖建涛、高级技术经理李昂为参赛选手带来题为《EDA行业发展趋势及Synopsys产品的概览和更新》的精彩技术报告。

October 10, 2012
此次收购为验证平台增添了高性能、高容量的仿真加速能力
加利福尼亚州山景城，2012年10月4日——为加速芯片和电子系统创新而提供软件、知识产权（IP）及服务的全球领先供应商新思科技公司（Synopsys, Inc.， 纳斯达克股票市场代码：SNPS）日前宣布：该公司完成了对一家SoC验证仿真加速平台领先供应商EVE公司的收购。仿真加速是一种快速成长的、在各个技术领域中用以验证当今高度复杂的系统级芯片（SoC）的解决方案。将EVE的技术集成到Synopsys业内最佳的仿真平台、除错、验证IP（VIP）、覆盖、静态验证、低功耗验证、FPGA原型设计和虚拟原型解决方案之中，将为Synopsys的客户提供通往业内最多样化验证产品的渠道。此项收购条款还未公开。Synopsys不期望该交易对其2012年或2013年的财务业绩产生重大影响。
“Synopsys在提供高性能验证解决方案领域内一直遥遥领先，这些方案用于应对日益升高的SoC复杂性所带来的验证挑战，”Synopsys高级副总裁兼验证事业部总经理Manoj Gandhi说道。“通过增加EVE的技术和工程人才，Synopsys正加大其在验证上的投入，以不断地为我们的客户带来新的技术创新。”
EVE提供业界验证过的硬件加速器技术，它们已被全世界重要的半导体和电子系统公司所采用。EVE可提供最高的性能与容量、丰富多样的事务级仿真加速系统组合（transactors）、以及最低的单位价格。
“Synopsys与EVE的结合将使我们能够提供更广泛的仿真解决方案，同时可与Synopsys的业内最佳仿真、除错、VIP和原型解决方案集成在一起，”EVE公司总裁兼首席执行官Luc Burgun说道。“作为Synopsys的一部分，我期待着在硬件辅助验证领域内加速行业创新。”
EVE将成为Synopsys验证业务部的一部分，由Burgun先生领导仿真加速团队。
关于Synopsys
Synopsys加速了全球电子市场中的创新。作为一家电子设计自动化（EDA）和半导体IP领域内的领导者，其软件、IP和服务帮助工程师应对设计、验证、系统和制造中的各种挑战。自1986年以来，全世界的工程师使用Synopsys的技术已经设计和创造了数十亿个芯片和系统。更多信息，请访问：www.synopsys.com。

2012年8月3日－全球專業積體電路設計軟體供應商思源科技 (代號[2473 ]，簡稱「思源」)已與全球電子元件與系統設計、驗證及製造軟體與智慧財產領導廠商新思科技 (Nasdaq:[SNPS]，簡稱「新思」)簽署合併合約。根據該合約約定，新思科技之子公司將先透過公開收購方式，以思源科技普通股每股現金新台幣57元(約當於美金[1.9]元)為對價，收購思源科技股份，惟該公開收購之完成係以取得相關主管機關核准，以及思源科技股東應賣股數達到公開收購最低收購門檻為前提。

俟前述公開收購完成後，新思科技之子公司將與思源科技進行合併，合併預定於2013年1月底前完成，惟以取得相關主管機關核准以及其他一般成交條件成就為合併完成前提。前述公開收購及後續合併之整體交易金額將約為新台幣122億元(約當美金4億零6佰萬元)。該合併案將有助於達成思源科技所持續追求的目標，即藉由提供領先及創新的功能驗證(functional verification)與客製化積體電路設計(custom integrated circuit design)技術，以協助晶片設計產業解決這兩個最重要的設計問題，並加速客戶關鍵技術的發展。

思源科技董事長兼執行長呂茂田表示：「思源科技多年來成功地達到作為全球功能驗證以及客製化積體電路設計產品領導者的目標。透過本次合併案，配合新思科技所提供之驗證平台，我們可以加強偵錯(debugging)領域的解決方案。此外，我們更可以專注於提供一系列完整的客製化積體電路設計產品，這是一個未開發而且具有突破性成長潛能的市場。新思科技是思源科技為了達成這些目標的正確合作夥伴，因為新思科技與我們有著共同的目標，技術與我們互補，且同樣的專注於更快速的提供客戶所需要的服務。而結合後的公司將為全球所有客戶提供更好的支援，兩家公司也同樣地致力於投資台灣以及亞洲地區。」

合併完成後，思源科技將併入新思科技且思源科技的股票將停止交易。

關於思源科技

思源科技 為提供全球專業自動化技術之領導廠商，所提供產品能加速工程師對於複雜的數位、邏輯、混合信號積體電路 (ICs)、特殊應用積體電路 (ASICs)、微處理器、及系統單晶片 (SoCs) 之設計、驗證及偵錯。其獲獎無數的產品包括有Novas驗證強化和 Laker 客製化IC 設計解決方案，已有超過400個整合元件製造(IDM)、無晶圓廠半導體公司、晶圓代工廠、及電子系統代工 (OEMs) 領導廠商使用。總部設在台灣新竹及美國加州聖荷西，思源科技 (2473) 為亞洲最大且第一家掛牌上市之電子設計自動化廠商，並且以客戶服務在業界著稱，其400多位員工分佈於世界各地數個研發及技術服務據點。更多資訊，請洽思源科技網站：http://www.springsoft.com

關於 Synopsys

Synopsys, Inc.（Nasdaq 代號：SNPS）為全球電子設計自動化（electronic design automation，EDA）領導廠商，主要提供半導體設計、驗證及製造使用之軟體、智慧財產(IP)和服務給全球的電子市場。Synopsys擁有完整的設計實作，驗證、智慧財產、製造及現場可編程邏輯閘陣列（field-programmable gate array，FPGA）解決方案，可協助設計者及製造者解決當前面臨的各種挑戰，例如功耗及良率管理、從系統層面到矽元件(system-to-silicon)驗證及產出時程(time-to-results)等。這些採用先進技術的解決方案，能讓Synopsys的客戶擁有競爭優勢，更快推出最佳產品，同時降低成本及時程落後的風險。Synopsys的總部位於加州山景市(Mountain View)，在北美、歐洲、日本、亞洲及印度設有約70間辦事處。若需要更多資訊，請參考 Synopsys 網站 http://www.synopsys.com/。

December 2, 2011
本次收购将完善 Synopsys 公司的技术，扩充现有支持功能并加快为客户提供先进产品的步伐
美国加利福尼亚州山景城，2011年12月1日——全球领先的电子元件和系统设计、验证和制造软件及知识产权(IP)供应商新思科技有限公司（Synopsys, Inc.，纳斯达克股票代码：SNPS）日前宣布已签署最终协议，收购总部位于美国加利福尼亚州圣何塞的芯片设计软件供应商微捷码设计自动化有限公司（Magma® Design Automation Inc.，纳斯达克股票代码：LAVA）。本次收购可将双方的技术、研发和支持能力进行互补，使合并后的公司能够更加快速地服务客户，满足他们在应用前沿或成熟的工艺节点进行芯片设计时的各种需求。
根据并购协议条款要求，Synopsys将以每股7.35美元的价格现金收购Magma，扣除已有现金和债务后，最终成交价格约为5.07亿美元。双方董事会一致通过本次交易。
本次并购依照惯例条件成交，并通过了Magma股东和美国监管部门的认可和批准。如果并购如期于2012年第二季度完成，Synopsys预计本次收购将会适度增加其2012财年非GAAP每股收益。Synopsys计划通过现金和债务相结合的方式提供收购资金，具体细节将在收购完成时决定。
“今天半导体设计的复杂程度在各个工艺节点上都有着显著的提升，这就要求设计人员大幅提高生产效率。客户要么采用物理复杂程度非常高的20nm设计，要么想尽一切办法通过采用成熟、高价值的节点来提高设计性能，降低设计成本。为了获得成功，客户对于获得更多EDA新功能的要求比以往任何时候都要迫切”，Synopsys 董事长兼首席执行官 Aart de Geus 指出，“本次收购能够使 Synopsys 更快地交付客户所需的新技术，以帮助他们降低设计总成本。”
收入业绩网络广播
此前，Synopsys还报告了第四季度和2011财年的收入数据。此外，Synopsys于太平洋时间11月30日下午两点（美国东部时间下午五点）召开了一个针对分析师和投资者的电话会议，用以回顾公司业绩并讨论并购相关事宜。Synopsys公司网站www.synopsys.com对电话会议进行了网络直播，此外还可拨打+1‑800‑475‑6701（国际电话 +1-320-365-3844）收听会议录音，密码为223781，该录音于太平洋时间11月30日下午四点开始提供。另外，公司网站还提供了电话会议的网络广播回放，此回放于太平洋时间11月30日下午 5:30 左右开始，直到2012年2月份Synopsys宣布2012财年第一季度业绩报告时停止提供。Synopsys 在电话会议结束后，在网站上发布了董事长兼首席执行官 Aart de Geus 和首席财务官 Brian Beattie 的讲话记要。
关于Synopsys
新思科技有限公司（Synopsys, Inc., Nasdaq：SNPS）是全球电子设计自动化 (EDA) 行业的领导者，为全球电子市场提供用于半导体设计、验证和制造的软件、知识产权 (IP) 和服务。Synopsys完整的、集成化的产品组合将其实施、验证、IP、制造和现场可编程门阵列(FPGA) 等方案集于一体，帮助设计师和制造商解决了当前面对的各种关键挑战，如功率消耗、良率管理、系统到硅片 (system-to-silicon) 验证以及实现时间等。这些技术领先的解决方案可帮助Synopsys的客户建立竞争优势，既可以将最好的产品快速地带入市场，同时降低成本和进度风险。Synopsys的总部位于加利福尼亚州的山景城 (山景城)，并且在北美、欧洲、日本、亚洲和印度设有大约70家办公室。如需获得更多信息，请登陆 http://www.synopsys.com/。
安全港声明及前瞻性声明
本新闻稿包含符合美国联邦证券法规定的前瞻性声明，包括对新思科技Synopsys高管讲话的引用、关于计划收购微捷码设计自动化有限公司（Magma® Design Automation）的陈述、对Synopsys财务结果的预期影响、本计划交易的优势以及Magma的产品和员工与Synopsys产品和员工的整合。前瞻性声明受制于可导致实际结果与本前瞻性声明中明示或默示的结果产生实质性不同的已知和未知的风险以及不确定因素，且不受我们控制。这些风险和不确定因素部分包括：双方及时或圆满完成此次并购的能力；并购完成前的条件满足程度，其中包括确保及时或完全通过监管部门审批的能力以及通过Magma股东认可的能力；诉讼可能性（包括与本交易有关的诉讼）；并购的宣布对Synopsys和Magma各自业务的影响，其中包括客户订单的可能性延期；我们成功运营Magma的业务和技术的能力或将其与我们自身业务和技术实现成功整合的能力，其中包括客户、关键员工、合作伙伴或供应商的潜在流失；新产品带来的不确定的客户需求和支持义务。其它可能发生的风险和不确定因素已在我们最近归档的季度报告10-Q表格的“风险因素”一节中详细列明。Synopsys对本新闻稿中包含的任何前瞻性声明不承担更新义务。
附加信息及获取方式
Magma计划将本次并购的股东委托书在美国证券交易委员会 (SEC) 进行归档。最终的股东委托书将被寄送或分发给Magma股东，委托书包含有关本次并购及相关事宜的重要信息。证券持有人在收到股东委托书后必须仔细阅读本委托书。股东委托书和其它相关材料（当可用时）以及任何其它经Magma提交给SEC的文档，可在SEC网站上免费获取，网址为：www.sec.gov。此外，证券持有人可通过邮件联系Magma的投资者关系部，免费获得股东委托书副本，地址：Magma Design Automation Inc.，1650 Technology Drive, 圣何塞, CA 95110；联系人：投资者关系部。也可直接拨打电话获取，电话号码：408-565-7500。
委托书征集参与者
Synopsys和Magma及其各自的董事和执行官可能被视为本次并购中Magma股东委托书征集过程的参与者。Magma公司董事和执行官的信息在Magma 2011年度股东年会授权的股东委托书中列明，委托书已于2011年7月15日在SEC归档；并在Magma公司截止日期为2011年5月1日的年度报告10-K表格中列明，该年报于2011年8月29日在SEC归档。这些文档可在SEC网站www.sec.gov免费获得；或通过邮件联系Magma投资者关系部获得，地址：加利福尼亚州圣何塞，1650 Technology Drive，Magma Design Automation Inc.，邮编：95110，联系人：投资者关系部；或拨打408-565-7500获得；或登录Magma公司网站www.magma-da.com的投资者关系页面获得。Synopsys公司董事和执行官的信息在Synopsys 2011年度股东年会授权的股东委托书中列明，委托书已于2011 年2月10日在SEC归档；并在Synopsys公司截止日期为2010年10月31日的年度报告10-K表格中列明，该年报于2010年12月17日在SEC归档。这些文档可在SEC网站www.sec.gov免费获得；或通过邮件联系Synopsys投资者关系部获得，地址：加利福尼亚州山景城，700 East Middlefield Road，Synopsys, Inc.，邮编：94043，联系人：投资者关系部；或登录Synopsys公司网站www.synopsys.com的投资者关系页面获得。有关本次并购过程中委托书征集参与者权益的附加信息将包含在Magma计划在SEC归档的股东委托书中

全新HAPS Deep Trace Debug显著增加了基于FPGA的原型中的信号追踪容量

亮点

– – 新的Synopsys HAPS硬件与Identify软件相结合，确保了基于FPGA的原型中更大的内部信号可见度，以加速SoC设计纠错。

– – 新版本为信号追踪提供了多出近100倍的存储容量，同时采样速率高达60MHz。

– – 对FPGA存储器资源的使用被大幅度降低，以更好地适用于复杂SoC原型验证项目。

加利福尼亚州山景城，2012年5月2日——全球领先的电子器件和系统设计、验证和制造软件及知识产权（IP）供应商新思科技公司（Synopsys, Inc.， 纳斯达克股票市场代码：SNPS）日前宣布：为其HAPS®基于FPGA原型系统的用户推出新版的Deep Trace Debug深度追踪纠错软件。借助HAPS Deep Trace Debug，原型工程师可利用比传统FPGA片上逻辑纠错器所用的存储器高出将近100倍的信号存储容量。新的深度追踪纠错功能同时增强了容量和故障隔离性能，同时释放片上FPGA存储器来满足验证复杂的系统级芯片（SoC）设计之需求。

“Qualcomm Atheros公司的Wi-Fi/Bluetooth组合产品使用了领先的Wi-Fi标准，以实现每秒千兆比特的吞吐量，这需要如Synopsys HAPS系统所提供的先进硬件及软件验证技术，” Qualcomm Atheros公司工程总监Manoj Unnikrishnan说道。“我们传统的方法需要多次运行并进行反复试错。HAPS Deep Trace Debug所提供的高容量采样存储使我们能够快速找出错误并加速整个系统的验证。此外，HAPS Deep Trace Debug可以帮助我们提高状态机覆盖、原型机覆盖以及测试模式的生成。”

为确保高速接口设计的正确功能，在几毫秒内通常需要获得几十个采样点。传统上，设计师不得不做出选择：以消耗大量的FPGA存储资源来捕获冗长的信号追踪历史记录，还是丢失信号追踪历史记录的细节可见度来节省FPGA存储资源。通过将Synopsys® Identify®智能集成电路仿真器（IICE™）与一个HAPS Deep Trace Debug SRAM子板配对，HAPS Deep Trace Debug允许许多独特的带有复杂触发条件的信号探点可被记录，并且在系统执行时存储大量状态历史记录来提供更深的记录。SRAM子板也可释放FPGA片上RAM，使其用于为SoC设计的存储模块提供原型。

“GSI技术NBTSRAM被设计到HAPS Deep Trace Debug SRAM的子板之上，这在SoC原型的性能高度优先时，使设计师能够最充分利用HAPS的互连总线带宽，” GSI科技市场营销兼应用工程副总裁David Chapman说道。“我们的SRAM器件同时提供了流水线和直通式操作，以便为SoC原型工程师在快速读取存储器的响应与最大时钟频率之间所进行选择提供了灵活性。GSI NBT SRAM系列与新思科技的Deep Trace Debug功能相结合，确保了工程师将他们的HAPS系统用于SoC存储的IP主控制或者作为一个扩展的调试追踪缓冲器。”

“随着各种SoC硬件与软件的复杂性不断提高，设计师们需要先进的纠错工具来提升其系统验证流程的稳健性，并支持早期的软件开发，”新思科技IP与系统事业部市场副总裁John Koeter说道。“HAPS Deep Trace Debug通过确保原型工程师能够去捕获冗长的信号追踪历史记录来识别设计错误的根本原因，因而代表了复杂SoC的纠错产出率的重大提高。”

供货与资源

新思科技的Identify RTL debugger软件和HAPS Deep Trace Debug SRAM子板现在都已经支持HAPS Deep Trace Debug。更多信息，请访问: http://www.synopsys.com/HAPS。

关于Synopsys

新思科技公司（Synopsys, Inc., Nasdaq：SNPS）是全球电子设计自动化（EDA）行业的领导者，为全球电子市场提供用于半导体设计、验证和制造的软件、知识产权（IP）和服务。Synopsys完整的、集成化的产品组合将其实施、验证、IP、制造和现场可编程门阵列（FPGA）等方案集于一体，帮助设计师和制造商解决了当前面对的各种关键挑战，如功率消耗、良率管理、系统到芯片（system-to-silicon）验证以及实现时间等。这些技术领先的解决方案可帮助Synopsys的客户建立竞争优势，既可以将最好的产品快速地带入市场，同时降低成本和进度风险。Synopsys的总部位于加利福尼亚州的山景城（Mountain View），并且在北美、欧洲、日本、亚洲和印度设有大约70家办公室。如需获得更多信息，请登陆http://www.synopsys.com。

###

Synopsys is a registered trademark, and Discovery is a trademark, of Synopsys, Inc. All other trademarks or registered trademarks mentioned in this release are the intellectual property of their respective owners.

立即可用的解决方案无缝地将Virtualizer™ 虚拟原型验证和HAPS®基于FPGA的原型验证整合在一起，以加速SoC软件和硬件的开发

加利福尼亚州山景城，2012年6月4日

亮点

– 通过一种混合原型同时获得两个领域的最佳技术，即无缝地将虚拟原型与基于FPGA的原型连接在一起

– 可更早地开始多核系统级芯片（SoC）的原型验证，并实现系统级模型的高性能执行，它同时通过硬件接口与外界实时链接

– 在虚拟与基于FPGA原型环境之间将SoC的不同设计单元进行分割，以使整个原型的性能最大化

– 通过对新的设计单元使用虚拟原型技术，以及对已有的逻辑使用基于FPGA的原型技术，加速系统的快速形成

– 在基于Virtualizer的环境中，改善除错可见度和对开发软件的控制可方便地将高性能ARM® Cortex™处理器模块、ARM AMBA®互联事务处理器和Synopsys® DesignWare® IP，与您设计的其它部分一起集成到一个混合原型之中

全球领先的电子器件和系统设计、验证和制造软件及知识产权（IP）供应商新思科技公司（Synopsys, Inc.， 纳斯达克股票市场代码：SNPS）日前宣布了一种集成化混合原型验证解决方案，它将Synopsys的Virtualizer虚拟原型验证和Synopsys基于FPGA的HAPS原型验证结合在一起，以加速系统级芯片（SoC）硬件和软件的开发。通过对新设计的功能使用Virtualizer虚拟原型技术和对重用逻辑使用基于FPGA的HAPS原型技术，设计师能够将设计周期中软件开发的起始时间提前多达12个月。此外，Synopsys的混合原型设计解决方案可确保设计师加速对硬件/软件的集成及系统验证，显著缩短了整体的产品设计周期。凭借ARM Cortex处理器的高性能模型、基于ARM AMBA协议的事务处理器以及DesignWare IP，开发者可为了最贴近他们的设计需求，而方便地将其基于ARM处理器的设计进行分割分别进入到虚拟的和基于FPGA的原型中。

目前，设计师在构建SoC原型时使用两种相对独立的方法：基于事务级模型（TLM）的虚拟原型验证和基于FPGA的原型验证。虚拟原型验证通过执行快速TLM而完美地适用于在没有RTL时加快的软件开发，并提供了更高效的纠错和脚本分析。基于FPGA的原型设计可提供周期精准和高性能的执行，以及直接真实接口连接。Synopsys的混合原型设计解决方案将Virtualizer虚拟原型和HAPS基于FPGA原型两者的优势精心调和在一起，以使软件开发和系统集成能在项目周期中更快完成。

“不断增加的复杂性与软件内容与多核SoC关联在了一起，意味着系统工程师和软件开发者不能够等待硬件就位才开始他们的工作，因此他们越来越多地使用其芯片和系统的原型，”研究公司VDC Research的嵌入式软件及硬件副总裁 Chris Rommel说道。“Synopsys的‘混合’方法解决了单一SoC原型验证方法的许多限制，它使开发者可以随意地将RTL之前的事务级模型与已经存在或正在开发的RTL混合在一起，为设计团队的硬件及软件开发带来大幅度的提前。”

Synopsys的混合原型验证解决方案增强了软件栈验证，这是因为通过使用Virtualizer虚拟原型可带来非常高的处理器执行速度。它通过模拟PHY或测试设备直接连接到真实世界，该I/O模型接口叠加在基于FPGA的HAPS上。此外，设计师把已有的RTL 或IP用在基于FPGA的原型和把新功能用在SystemC事务级模型中，这样的方法在项目开发中可以更快地执行和更早地实现。

Synopsys的高性能HAPS通用多资源总线（UMRBus）物理连接，可高效地在虚拟和基于FPGA原型验证两种环境之间传输数据。预先验证的、基于HAPS的事务处理器可支持ARM AMBA 2.0 AHB™/APB™、AXI3™、AXI-4™和AXI4-Lite™互联，它为设计师在虚拟或基于FPGA的原型验证环境之间分割SoC设计提供了很大的灵活性，分割可在AMBA 互联的通常的模块级边界进行。与传统基于FPGA的原型设计相比，使用混合原型中的基于Virtualizer环境的软件纠错能力，用户对正在开发的软件的寄存器和存储器文件拥有更大的可见度和控制能力。

“混合原型方案给设计团队提供了硬件和软件两种原型设计方法必须提供的最佳优势，”Synopsys公司IP和系统市场营销副总裁John Koeter说道。“将Virtualizer虚拟原型技术的优势与HAPS基于FPGA的原型技术的优势通过UMRBus物理联接整合在一起，Synopsys可使设计师更快地、在设计周期中更早地开发出完全可运行的SoC原型，并加速了软件开发和对整个系统的验证。”

供货

这种混合原型验证解决方案现已可向早期采用者供货。

在DAC 2012将演示混合原型方案

Synopsys已在DAC 2012的 #1130展位上演示集成化混合原型验证解决方案。DAC于2012年6月3日-7日在美国加利福尼亚州旧金山市举行。关于Synopsys参加 DAC 2012的更多信息，请登录www.synopsys.com/dac。

关于Synopsys

新思科技公司（Synopsys, Inc., Nasdaq：SNPS）是全球电子设计自动化（EDA）行业的领导者，为全球电子市场提供用于半导体设计、验证和制造的软件、知识产权（IP）和服务。Synopsys完整的、集成化的产品组合将其实施、验证、IP、制造和现场可编程门阵列（FPGA）等方案集于一体，帮助设计师和制造商解决了当前面对的各种关键挑战，如功率消耗、良率管理、系统到芯片（system-to-silicon）验证以及开发周期等。这些技术领先的解决方案可帮助Synopsys的客户建立竞争优势，既可以将最好的产品快速地带入市场，同时降低成本和进度风险。Synopsys的总部位于加利福尼亚州的山景城（Mountain View），并且在北美、欧洲、日本、亚洲和印度设有大约70家办公室。如需获得更多信息，请登陆http://www.synopsys.com。

###

Synopsys is a registered trademark, and Discovery is a trademark, of Synopsys, Inc. All other trademarks or registered trademarks mentioned in this release are the intellectual property of their respective owners.

美国加利福尼亚州山景城与中国上海，2012年6月26日——全球领先的半导体设计、验证和制造软件及知识产权（IP）供应商新思科技公司（Synopsys, Inc.，NASDAQ: SNPS），与世界领先半导体代工企业之一中芯国际集成电路制造有限公司（“SMIC”， NYSE: SMI以及SEHK: 981）今日宣布：从即日起推出其40纳米RTL-to-GDSII参考设计流程的5.0版本。此款经过生产验证的流程借助Synopsys的完整工具套件，将多样化的自动化低功耗和高性能功能整合在其中，给中芯国际的客户带来了目前芯片设计所需要的差异化性能和功耗结果。

此参考流程是中芯国际与Synopsys专业服务部共同合作的成果，它充分运用Synopsys在先进芯片设计方法学领域的经验和专业知识。该参考流程具有新的高性能设计技术，包括用以提高一款系统级芯片（SoC）性能和响应能力的自动时钟网状综合，以及一个可使设计师快速实现设计收敛而不必对重新设计从头做起的门阵列工程更改指令（ECO）。该参考流程还包括对低功耗技术的支持，这些技术诸如能感知功率的时钟树型综合、功率选通与物理优化、以及由IEEE 1801驱动的低功耗设计意图标准等。

“设计师渴求一种能够同时满足高性能和低功耗要求的参考流程，”SMIC公司设计服务副总裁汤天申说道。“随着SMIC-Synopsys参考流程5.0的发布，我们将使IC设计师能够通过将中芯国际的40纳米工艺技术和Synopsys的技术领先的设计解决方案相结合，而加速他们的设计通向制造的过程。”

“客户们正在寻找使他们能够提供满足其特有性能目标与需求的设计工具与方法，” Synopsys公司企业营销和战略联盟副总裁Rich Goldman说道。“通过我们与SMIC的携手合作，我们能够为共同的客户提供一个经过认证的参考流程，以及直接通向高性能和低功耗的、专为中芯国际的 40纳米低功耗工艺量身订做的设计解决方案。”

供货

SMIC-Synopsys参考流程5.0现已可供货。更多信息，请访问http://www.smics.com/chn/design/reference_flows.php；或联系SMIC客户经理获得详细信息。

关于SMIC

中芯国际积体电路制造有限公司（”中芯国际”，纽约证交所股票代码：SMI，香港联合交易所股票代码：981），是世界领先的积体电路晶圆代工企业之一，也是中国内地规模最大、技术最先进的积体电路晶圆代工企业。中芯国际向全球客户提供0.35微米到40纳米晶圆代工与技术服务。中芯国际总部位于上海，在上海建有一座 300mm 晶圆厂和三座 200mm 晶圆厂。在北京建有两座 300mm 晶圆厂，在天津建有一座 200mm 晶圆厂，在深圳有一座 200mm 晶圆厂在兴建中。中芯国际还在美国、欧洲、日本和台湾地区提供客户服务和设立行销办事处，同时在香港设立了代表处。此外，中芯国际在武汉新芯积体电路制造有限公司经营管理一座 300mm 晶圆厂。

更多信息，请访问公司网站：http://www.smics.com

关于Synopsys

新思科技公司（Synopsys, Inc., Nasdaq：SNPS）是全球电子设计自动化（EDA）行业的领导者，为全球电子市场提供用于半导体设计、验证和制造的软件、知识产权（IP）和服务。Synopsys完整的、集成化的产品组合将其实施、验证、IP、制造和现场可编程门阵列（FPGA）等方案集于一体，帮助设计师和制造商解决了当前面对的各种关键挑战，如功率消耗、良率管理、系统到芯片（system-to-silicon）验证以及开发周期等。这些技术领先的解决方案可帮助Synopsys的客户建立竞争优势，既可以将最好的产品快速地带入市场，同时降低成本和进度风险。Synopsys的总部位于加利福尼亚州的山景城（Mountain View），并且在北美、欧洲、日本、亚洲和印度设有大约70家办公室。如需获得更多信息，请登录http://www.synopsys.com。

安全港声明（根据1995私人有价证券诉讼改革法案）

本次新闻发布载有（除历史资料外）依据1995 美国私人有价证券诉讼改革法案的”安全港”条文所界定的”前瞻性陈述”。该等前瞻性陈述的声明乃根据中芯国际对未来事件的现行假设、期望及预测而作出。中芯国际使用”相信”、”预期”、”打算”、”估计”、”期望”、”预测”或类似的用语来标识前瞻性陈述，尽管并非所有前瞻性陈述都包含这些用语。这些前瞻性陈述涉及可能导致中芯国际实际表现、财务状况和经营业绩与这些前瞻性陈述所表明的意见产生重大差异的已知和未知的重大风险、不确定因素和其他因素，其中包括当前全球经济变缓、未决诉讼的颁令或判决，和终端市场的财政稳定等相关风险。

投资者应考虑中芯国际呈交予美国证券交易委员会（”证交会”）的档资料，包括其于二零一二年四月二十七日以20-F表格形式呈交给证交会的年报，特别是在”和我们的财务状况和经营相关的风险因素”及”经营和财务回顾及展望”部分，以及中芯国际不时向证交会(包括以6-K表格形式)，或香港联交所呈交的其他文件。其他未知或不可预测的因素也可能对中芯国际的未来结果，业绩或成就产生重大不利影响。鉴于这些风险，不确定性，假设及因素，本次新闻发布中讨论的前瞻性事件可能不会发生。请阁下审慎不要过分依赖这些前瞻性陈述，该等陈述只对陈述当日有效，如果没有标明陈述的日期，就截至本新闻发布之日。除法律有所规定以外，中芯国际并无义务，亦不拟因为新资料、未来事件或其他原因更新任何前瞻性陈述。