+86 21 34616270
info@sitchip.com
徐汇区裕德路168号徐汇商务大厦619室
  • 关于芯桥
  • 新闻
  • 解决方案
  • 产品
    • Synopsys
      • Galaxy平台
      • Design Ware IP
      • Discovery平台
      • System-level Design & Analysis
    • CEVA
    • Arteris
    • VeriSilicon
    • Vivante
    • SILEXICA
  • 服务与培训
    • 专业服务
    • 培训安排
  • 合作伙伴
    • Synopsys
    • CEVA
    • Arteris
    • VeriSilicon
    • Vivante
    • SILEXICA
  • 人才招聘
  • 联系我们
  • About SIT

Pioneer-NTB SystemVerilog Testbench

首页 产品 Synopsys Discovery平台 Smart RTL Verification Pioneer-NTB SystemVerilog Testbench

(测试平台自动化)

DiscoveryTM Pioneer-NTB是一套功能全面的SystemVerilog测试平台自动化工具,可与流行的VHDL和Verilog仿真器配合使用。 Pioneer-NTB能够让工程师在混合仿真环境中方便地应用先进的基于开放标准的验证方法。Pioneer-NTB是在Synopsys® VCS®全面RTL验证解决方案中各项功能强大并经产业证实的技术以及Vera®测试平台自动化工具的基础上开发而成,提供了即时获得由VCS和Vera 构成的广泛的体系的能力。Pioneer-NTB还支持OpenVera®语言,能够让现有Vera验证环境容易地移植到Pioneer-NTB上,并可 实现高达2倍的验证运行时间性能提升。

主要优势

  • 支持SystemVerilog验证功能,从而可以采用基于面向对象、先进的数据类型、约束随即激励、功能覆盖以及断言等技术来创建高效的测试平台环境。
  • 支持Synopsys的参考验证方法学(RVM),并包括了基本模块库,从而加快了按照业界最优做法来实现覆盖率驱动、约束随机和基于断言验证等技术的鲁棒且可重用的验证环境的开发过程。
  • 内置、完整地支持了SystemVerilog断言(SVA),并且拥有一个包括50多个可用的检查器库,以及一个包括多种流行接口协议标准的断言IP 库,从而可以实现基于断言的可验证设计(DFV)方法的快速投入应用,加快设计错误检测的速度,改善设计方案质量
  • 内置功能和断言覆盖率以及统一的覆盖率报告功能,对验证目标的达成度提供综合全面的观察
  • 本征、快速地支持高质量验证IP的VCS验证库,能够加快大范围采用了标准接口协议的设计的先进验证环境的开发和执行速度。
  • 对于OpenVera语言的深入支持,让Vera语言使用者能够很容易地将现有的验证环境移植到Pioneer-NTB上,并实现高达2倍的性能。

近期文章

  • Synopsys推进虚拟原型技术可支持系统和半导体供应链合作缔造下一代SoC
  • 展讯公司采用Synopsys的ZeBu Server硬件加速器作为其高级移动SoC的标准化开发平台
  • Socionext使用Synopsys TetraMAX II加快测试向量生成并降低测试成本
  • 2016 Synopsys SNUG China(上海站)五月隆重开幕【欢迎报名】
  • Silexica 诚邀您共同迎接多核技术挑战
  • Synopsys SIT Silicon to Software成都研讨会
  • Synopsys推出高性能嵌入式视觉处理器IP
  • Ramon 公司采用CEVA DSP 核 设计空间应用抗核辐照高性能并行处理器
  • Synopsys推出高性能嵌入式视觉处理器IP
  • 新思科技Synopsys虚拟原型设计专著发行超3000本,读者覆盖超1000家公司


上海芯桥信息技术有限公司 SiT (Shanghai) Co., LTD
沪ICP备12038304号