Overview
高性能的集成验证平台快速而轻易地发现系统级芯片的设计错误，使芯片设计一次成功。
综述
Synopsys Discovery验证平台的Smart RTL验证解决方案，能够满足实现芯片设计一次成功的要求。由于紧密集成了一流的技术，该解决方案让设计人员能够轻而易举地找出设计错误，显著提高设计方案的质量。
主要优势
- 在单一产品中，提供了高性能和大容量的仿真、先进的测试平台自动化、断言验证、覆盖率分析以及对SystemVerilog语言的支持。
- 是能够在短时间内发现更多设计错误的高效解决方案
- 采用业界标准，确保您在验证方面的投资回报
– Leda RTL Checker
– MVRC
– Magellan Hybrid Formal
– MVSIM
– Pioneer-NTB SystemVerilog Testbench
– VCS RTL Verification
– Vera Testbench Automation