+86 21 34616270
info@sitchip.com
徐汇区裕德路168号徐汇商务大厦619室
  • 关于芯桥
  • 新闻
  • 解决方案
  • 产品
    • Synopsys
      • Galaxy平台
      • Design Ware IP
      • Discovery平台
      • System-level Design & Analysis
    • CEVA
    • Arteris
    • VeriSilicon
    • Vivante
    • SILEXICA
  • 服务与培训
    • 专业服务
    • 培训安排
  • 合作伙伴
    • Synopsys
    • CEVA
    • Arteris
    • VeriSilicon
    • Vivante
    • SILEXICA
  • 人才招聘
  • 联系我们
  • About SIT

MVRC

首页 产品 Synopsys Discovery平台 Smart RTL Verification MVRC

(Voltage-Aware的静态验证 )

由于手持设备和无线产品盛行并且还在不断地向更小尺寸方向发展,功率管理已经成为一项至关重要的问题。功率管理技术的范围包括从运用时钟门控和采用多阈值库,到各种电压控制技巧,诸如功率门控(power-gating)、保存(retention)、动态电压缩放(DVS),以及低vdd待机。而运用了多种电压控制技术的设计方案提出了难度不断升高的验证挑战。验证复杂度将随着设计方案中各种不同电压状态的数量增多而升高。而设计方案需要在从RTL阶段到网表(netlist)阶段之间随着设计进度进行验证。在设计方案的每一个阶段,都必须对功率实施方案进行验证,检测其是否符合功率设计意图。哪怕只有一项错误也会使设计处于不确定状态而导致整个芯片的故障。功率管理验证所使用的真正voltage-aware的静态检测器必须能够识别多电压及其相互之间依赖关系。 MVRC就是这样一款voltage-aware的静态检测器产品,可供工程师快速验证各种为实现功率管理而运用了多种电压控制技术的设计方案。此外,MVRC还能够从体系架构(architectural)以及结构(structural)的全局视角验证保护电路是否得到正确实施。

MVRC的主要特色和优

  • 无需构建测试平台就能快速查找出功率管理方面的错误,从而缩短了设计验证用
  • 能够对设计方案的功率体系架构进行验
  • 验证跨越多个电压岛的控制信号网络的完整
  • 推导出安全的功率次
  • 根据功率设计意图执行结构检测
  • 检测保持单元在逻辑电路方面以及功率连线之中的错误
  • 自动推导出采用层次化功率管理的设计方案的功率状态表
  • 能够节省几个月的功率设计意图规格制定时间
  • 设置时间缩至最短;可以轻松地安装并用于设计验证工作
  • 可定制错误和警告消息,能轻松地集成到客户流程中

近期文章

  • Synopsys推进虚拟原型技术可支持系统和半导体供应链合作缔造下一代SoC
  • 展讯公司采用Synopsys的ZeBu Server硬件加速器作为其高级移动SoC的标准化开发平台
  • Socionext使用Synopsys TetraMAX II加快测试向量生成并降低测试成本
  • 2016 Synopsys SNUG China(上海站)五月隆重开幕【欢迎报名】
  • Silexica 诚邀您共同迎接多核技术挑战
  • Synopsys SIT Silicon to Software成都研讨会
  • Synopsys推出高性能嵌入式视觉处理器IP
  • Ramon 公司采用CEVA DSP 核 设计空间应用抗核辐照高性能并行处理器
  • Synopsys推出高性能嵌入式视觉处理器IP
  • 新思科技Synopsys虚拟原型设计专著发行超3000本,读者覆盖超1000家公司


上海芯桥信息技术有限公司 SiT (Shanghai) Co., LTD
沪ICP备12038304号