+86 21 34616270
info@sitchip.com
徐汇区裕德路168号徐汇商务大厦619室
  • 关于芯桥
  • 新闻
  • 解决方案
  • 产品
    • Synopsys
      • Galaxy平台
      • Design Ware IP
      • Discovery平台
      • System-level Design & Analysis
    • CEVA
    • Arteris
    • VeriSilicon
    • Vivante
    • SILEXICA
  • 服务与培训
    • 专业服务
    • 培训安排
  • 合作伙伴
    • Synopsys
    • CEVA
    • Arteris
    • VeriSilicon
    • Vivante
    • SILEXICA
  • 人才招聘
  • 联系我们
  • About SIT

BSD Compiler

首页 产品 Synopsys Galaxy平台 RTL Synthesis BSD Compiler

(边界扫描综合)

BSD CompilerTM是一种自动工具,在Design Compiler综合环境下用于ASIC和IC边界扫描逻辑的综合和验证。BSD Compiler使用Design Ware JTAG元件对用户的RTL级描述进行综合,功能强大的BSD Compiler中的检验器将检查边界扫描逻辑是否符合IEEE 1149.1标准。对于板级测试,BSD Compiler会自动建立边界扫描描述文件(BSDL),并具有测试码生成功能,可自动产生直流参数测试向量。

● 在Design Compiler环境提供高度集成的流程,包括边界扫描综合、验证和测试码生成
● Synopsys综合环境易于边界扫描的实现
● 通过对边界扫描时序的早期预测,克服了后端的反复设计
● IEEE 1149.1标准一致性的快速验证

近期文章

  • Synopsys推进虚拟原型技术可支持系统和半导体供应链合作缔造下一代SoC
  • 展讯公司采用Synopsys的ZeBu Server硬件加速器作为其高级移动SoC的标准化开发平台
  • Socionext使用Synopsys TetraMAX II加快测试向量生成并降低测试成本
  • 2016 Synopsys SNUG China(上海站)五月隆重开幕【欢迎报名】
  • Silexica 诚邀您共同迎接多核技术挑战
  • Synopsys SIT Silicon to Software成都研讨会
  • Synopsys推出高性能嵌入式视觉处理器IP
  • Ramon 公司采用CEVA DSP 核 设计空间应用抗核辐照高性能并行处理器
  • Synopsys推出高性能嵌入式视觉处理器IP
  • 新思科技Synopsys虚拟原型设计专著发行超3000本,读者覆盖超1000家公司


上海芯桥信息技术有限公司 SiT (Shanghai) Co., LTD
沪ICP备12038304号